通过BGP基本部署实现不同 AS 之间的网络通信。 根据网络拓扑进行IP地址规划,实现底层联通,并进行AS设计,运行BGP协议,实现AS之间的互联,并通告路由。
2024-04-26 14:30:26 116KB BGP
1
华为ENSP综合实验OSPF+RIP+VRRP+MSTP
2024-03-27 10:55:02 998KB ensp ospf
1
交通电子综合实践
2023-11-29 11:26:34 16.71MB
1
1.时钟输入采用实验箱的1Hz信号(在电源开关下面),分别测试两片74x161的逻辑功能。由于数码管不能显示A-F,所以用LED灯显示计数器的输出状态。 2.将两片74x161进行级联,实现模256计数器,用LED灯显示计数器的输出状态。 3.用两片74x161分别实现模6和模10计数器,用数码管显示计数器的输出状态。再将两片74x161进行级联,实现模60计数器,用数码管显示计数器的输出状态。 4.拓展题:任选一个设计下列十进制计数器:模24、模28、模29、模30、模31、模100。
2023-11-23 15:24:17 1.5MB verilog fpga 数字逻辑
1
1.3-8译码器的设计和实现。 2.4位并行进位加法器的设计和实现。 3.两输入4位多路选择器的设计和实现。 4.拓展:3输入多数表决器设计和实现。 实验要求如下: 1.采用Verilog语言设计,使用门级方式进行描述。 2.编写仿真测试代码。 3.编写约束文件,使输入、输出信号与开发板的引脚对应。 4.下载到FPGA开发板,拨动输入开关,观察Led灯的显示是否符合真值表。
2023-11-23 15:23:33 1.85MB Verilog FPGA 数字逻辑
1
1.逻辑输入采用实验箱的K1-K11,逻辑输出接L1-L10。测试实验箱上的HD74LS04P(非门)、SN74LS32N(或门)、SN74LS00N(与非门)、SN74HC86N(异或门)、SN74HC153(数据选择器、多路复用器)的逻辑功能。 2.采用小规模逻辑器件设计一位数据比较器:设一位数据比较器的输入为A、B,比较A>B,A=B,A
2023-11-23 15:15:10 1.84MB 数字逻辑 Verilog
1
多个用户能够在局域网内互相通信,并对自己的好友进行管理,除了注册登录之外,还能与好友进行聊天,可以添加与删除好友。模仿 QQ 的部分功能,建立一个功能全面的网络聊天程序,可以实现多人聊天,并可以保存聊天记录。
2023-10-29 18:14:41 27.97MB Java----模拟QQ
1
利用抓包软件获取报文,进行协议分析 在capture菜单中选中options,可以设置抓包选项
2023-05-19 19:12:56 169KB 计算机网络 综合性实验报告
1
电力系统动态模拟综合实验教学文案.docx电力系统动态模拟综合实验教学文案.docx电力系统动态模拟综合实验教学文案.docx电力系统动态模拟综合实验教学文案.docx电力系统动态模拟综合实验教学文案.docx电力系统动态模拟综合实验教学文案.docx
网络技术学院综合实验指导书,通过指导书可以完成471个知识点的操作。原创
1