搜索【3-8译码器】的结果

3-8译码器verilog 代码

eda入门级设计，本实例是3-8译码器verilog 代码，可综合！

2021-03-04 20:20:18 80KB 3-8译码器

1

实验1：3-8译码器（拓展4-16进制译码器）.docx

EDA技术及应用课程相关实验：3-8译码器及4-16译码器

2021-02-27 14:01:23 870KB EDA 实验代码 quartusII

1

3-8译码器verilog程序

介绍3-8译码器的xilinx ise编译过程及verilog代码

2019-12-21 22:10:22 29KB 3-8译码器

1

2019-12-21 21:33:58 181KB 3-8译码器 4选1 多路选择器 VerilogHDL

1

3-8译码器 verilog代码

verilog实现的3-8译码器，开发环境vivado2016，使用modelsim仿真测试

2019-12-21 20:56:01 472KB verilog

1

verilog实现通过拨码开关控制数码管显示，模仿3-8译码器

用verilog模拟3-8译码器实现拨码开关控制控制数码管显示

2019-12-21 20:45:59 276KB verilog 数码管显示 拨码开关 3-8译码器

1

3-8译码器设计VHDL

3-8译码器设计全VHDL代码,仿真图形,硬件验证结果等等!!!

2019-12-21 19:48:34 209KB VHDL

1