用74ls161做的24进制计数器,可以看看,免费的,用七段数码管做的
2021-05-30 23:54:16 94KB 74ls161 24进制
1
24进制计数器数码管显示用VHDl编写
2021-05-12 18:43:13 53KB EDA课程设计
1
使用Verilog自顶向下设计24进制计数器(例子为1Hz,可修改频率),并用数码管动态显示,已在Basys2开发板验证通过。
2019-12-21 21:39:52 228KB Verilog 24进制计数 数码管显示
1
置数的二十四进制计数器,简单明了,可以改成两位十进制数的计数器。
2019-12-21 19:53:34 90KB 二十四进制
1