该代码实现的锁相环电路，其精度根据testbench中设置的reference_signal的频率，可以达到皮秒级。代码层次为2级，主module调用了鉴相器模块和振荡器模块。目前testbench中设置的锁定频率为333MHz，锁定后相位差3ps。可以修改testbench以达到所需要的频率。
2022-03-09 16:39:07
3KB
1
0 引 言 R，L，C是电子电路及系统的主要元件，R，L，C参数的测量方法有电桥法、谐振法、伏安法。其中，电桥法具有较高的测量精度，但电路复杂且需要进行电桥平衡调节，不宜完成快速的自动测量。由于测量方法的制约，谐振法需要很高的频率激励信号，一般无法完成较高精度的测量。伏安法在设计中必须完成矢量测量及除法运算，为了实现高精度测量，还需要采用低失真的正弦波信号和高精度的A／D，早期实现比较困难。由于计算机技术的发展，智能仪器的计算能力和控制能力有了较大提高，使伏安法在实际中得到广泛应用。 伏安法测量中，有固定轴法和自由轴法两种，固定轴法要求相敏检波器的相位参考基准严格地与标准阻抗电压的
2022-01-18 21:28:05
386KB
1
提出一种基于Bang-Bang鉴相器的全数字锁相环，该全数字锁相环主要由Bang-Bang鉴相器、自动频率控制、增益可调的数字滤波器、锁定状态监测器、宽振荡范围的数控振荡器组成，采用SMIC55 CMOS工艺，仿真结果表明，该全数字锁相环频率输出范围为1.76~3.4 GHz，锁相环系统在37.5 μs内锁定在2.5 GHz，其中AFC调整时间为35 μs，环路调整时间为2.5 μs，锁定时相位噪声为 -112dBc/Hz@1 MHz，整体功耗为11.4mW@2.5 GHz。
2021-12-08 12:20:47
1.89MB
1
四、各种鉴相方法比较（精度、误差因素、鉴相范围）
影响鉴相误差的主要因素有：非线性、信号幅值、占空比、门电路与时钟脉冲频率等。
RS触发器鉴相精度最高，线性好，对Us和Uc的占空比没有要求。鉴相范围接近2。
相敏检波器或乘法器鉴相原理上有非线性，信号幅值影响鉴相误差。鉴相范围为±/2 。
脉冲采样鉴相中锯齿波的非线性影响鉴相误差。鉴相范围接近2。
异或门鉴相中占空比影响鉴相误差。鉴相范围为0--。
通过相位—脉宽变换鉴相时门电路的动作时间与时钟脉冲频率误差对精度有影响，但一般误差较小。
2021-11-22 14:18:07
1.16MB
1
VHDL是系统设计领域最佳的硬件描述语言。文章针对用于位置与速度反馈测量的光电编码器信号的特点,介绍了运用VHDL在FPGA中实现编码器倍频、鉴相电路的方法,它对提高编码器分辨率与实现高精度、高稳定性的信号检测及位置伺服控制具有一定的现实意义。
2021-11-05 21:50:23
72KB
1
基于stm32f407ZGT6开发板的鉴相器程序，双路ADC规则同步，通过定时器触发同时采样，采样结果运用32自带的dsp库的fft计算两路信号的相位差，电赛用
2021-08-06 22:13:05
7.81MB
1