针对数字图像处理过程中的大量数据传输需求，设计了基于FPGA的DMA数据传输系统。上位机基于WinDriver驱动开发工具开发了DMA传输控制程序，下位机基于Xilinx PCIe IP硬核设计了DMA控制逻辑，实现了上位机控制命令发送、数据组包、FPGA端数据读写以及数据乱序重排。经测试该系统DMA写数据速率可达793 MB/s，为理论峰值的79%；DMA读数据速率达752 MB/s，为理论峰值的75%，能高效地完成数据传输任务。
2022-04-16 13:47:21
1.66MB
1
实验内容：火车车厢重排问题。
实验说明：
转轨站示意图如下：
火车车厢重排过程如下：
3. 模块分析
1.void Output(int& minH,int& minQ,LinkQueueH[],int k,int n)
将车厢从缓冲轨出轨
2.bool Hold(int c,int &minH,int &minQ,LinkQueueH[],int k)
将车厢移入缓冲轨
3.bool Railroad(int p[],int n,int k)
将车厢直接移至出轨
4. 设计分析
用队列解决出列问题，这里采用的是顺序队列的存储结构。
采用的算法思想是：分别对k个队列初始化；初始化下一个要输出的车厢编号nowOut = 1; 依次取入轨中的每一个车厢的编号；如果入轨中的车厢编号等于nowOut，则输出该车厢；nowOut++；否则，考察每一个缓冲轨队列
for (j=1; j<=k; j++)
3.2.1 取队列 j 的队头元素c；
3.2.2 如果c=nowOut，则
3.2.2.1 将队列 j 的队头元素出队并输出；
3.2.2.2 nowOut++；
如果入轨和缓冲轨的队头元素没有编号为nowOut的车厢，则求小于入轨中第一个车厢编号的最大队尾元素所在队列编号j;如果 j 存在，则把入轨中的第一个车厢移至缓冲轨 j；如果 j 不存在，但有多于一个空缓冲轨，则把入轨中的第一个车厢移至一个空缓冲轨；否则车厢无法重排，算法结束
2021-11-01 22:07:15
363KB
1
#include
#include
using namespace std;
void Reset(int in[], int n);//把车厢重新排布
void Output(int& minC, int& minB, stack buffer[], int n); // 此函数把车厢从缓冲铁轨送至出轨处，同时修改minB和minC
void Put(int c, int& minC, int &minB, stack buffer[], int n);//将预备轨中的车厢送入缓冲轨
int main()
{
int n;
s:
cout <> n;
2021-10-23 12:38:00
1.75MB
1
实验要求设计一个队列结果来解决车厢重排问题。车厢重排问题为：一列货车共有n节车厢，每个车厢都有自己的编号，编号范围从1~n。给定任意次序的车厢，通过转轨站将车厢编号按顺序重新排成1~n。转轨站共有k个缓冲轨，缓冲轨位于入轨和出轨之间。开始时，车厢从入轨进入缓冲轨，经过缓冲轨的重排后，按1~n的顺序进入出轨。缓冲轨按照先进先出方式，编写一个算法，将任意次序的车厢进行重排，输出每个缓冲轨中的车厢编号。
2021-10-23 10:40:33
4KB
1
【题目】495数学黑洞：任何一个数字不全相同的三位数，经过有限次“重排求差”操作，总会得495。“重排求差”操作：是将一个数的各位数字重排得到最大数减去最小数。请编程进行验证。
如：数107，“重排求差”操作序列为：710-17=693，963-369=594，954-459=495
要求： （1）定义函数void Digitn (int x,int &max,int &min); max为对x重排后得到的最大数、min为对x重排后得到的最小数；
（2）主函数中，输入一个整数，输出每次处理后得到的新数
2021-10-13 16:03:31
23KB