verilog写的简单加减运算电路,完整的Quartus II工程文件,模拟四位二进制数的加减运算硬件单元
2021-12-19 15:37:03 5.11MB ALU verilog 计算机硬件 Quartus
1
本文主要为运算放大器对数和指数运算电路,下面一起来学习一下
2021-10-16 23:45:07 30KB 运算放大器 对数 指数 运算电路
1
十翻二运算电路设计,课程设计报告,ppt文件
2021-09-02 15:34:08 4.65MB 电子电工
1
这是南邮十翻二运算电路的仿真设计 该版本是使用了 6 个 74283 的版本,文件格式是「.ms13」,你需要安装 Multisim 13 或更高版本才能打开该文件。
2021-09-02 15:24:33 407KB 十翻二
1
这是南邮十翻二运算电路,基于 Multisim 11 的仿真设计。 文件是「.ms11」格式的,你需要安装 Multisim 11 或更高的版本才能打开。
2021-09-02 15:23:37 338KB 十翻二
1
电路仿真 绝对值运算电路 (电流输出) Multisim 仿真文件,主要就是绝对值运算电路的仿真文件
2021-08-25 09:53:28 93KB 电路仿真 绝对值 运算电路 Multisim
1
行业分类-作业装置-一种时间寄存器及用于时间-数字转换器的时域运算电路.zip
1、设计并行加减运算电路; 2、led灯显示结果,按键控制运算模式; 3、内部具有两个寄存器; 4、掌握数字电路的设计及调试方法;
2021-06-17 12:05:48 2MB 加减法运算电路
1
设计内容及要求 1.设计一个4位并行加减法运算电路,输入数为一位十进制数,且作减法运算时被减数要大于或等于减数。 2.led灯组成的七段式数码管显示置入的待运算的两个数,按键控制运算模式,运算完毕,所得结果亦用数码管显示。 3.提出至少两种设计实现方案,并优选方案进行设计
2021-06-17 11:26:02 624KB 数字电路设计
1
02-运放基本运算电路-xus.pdf
2021-05-17 18:00:48 1.02MB 蔷薇蔷薇
1