VHDL语言设计数字跑表的源代码，通过VHDL语言实现数字跑表的功能

在ISE开发环境下用Verilog语言写的数字跑表代码且包含所有工程文件。

基于pfga的跑表的代码

数字跑表是人们日常生活中比较常见的工具，应用也比较广泛。本课题的主要内容是用AT89C51单片机为核心，配备7段数码显示模块等功能模块设计一款数字跑表，要求用数码管可以显示百分秒、秒、分，具有暂停\启动功能和重新开始功能。 本文的核心主要有硬件设计和软件编程两个大的方面。硬件电路设计主要包括中央处理单元电路、时钟电路、人机接口电路、信号处理电路、执行电路等几部分。软件编程用C语言来实现，主要包括主程序、键盘扫描子程序、时间设置子程序等软件模块。程序编译可用keil软件实现，电路功能仿真用Proteus软件实现。

跑表是体育活动中常用的计时用具。本人设计的跑表能够实现精度为0.01s的计时，最大定时59m59s590us。同时具有同时记录多人时间的功能，能实现同时记录8个人的时间。利用液晶屏显示时间。 跑表共有3个按键，分别为开始/暂停键，清零键，多人计时键。功能分别如下： 1.开始/暂停键:按下该键，开始计时；再次按下该键，计时暂停；再次按下该键，继续计时。 2.清零键：按下该键，所有计时值清零。 3.多人计时键：按下该键，上一个计时值保存，同时继续给下一个计时。 本人上传的资料附有完整的程序（包括了液晶屏驱动程序）和设计报告，非常适合单片机初学者课程设计。也可供感兴趣者参考。

基于74LS160的数字跑表，能实现百分秒0-99，秒，分的计时，外加启动/暂停，清零电路。

FPGA数字跑表设计，内附项目设计分析报告+Verilog HDL代码+仿真结果，可直接烧写于FPGA中，适用于FPGA的初学者使用！

基于eda的一个数字秒表的设计，包括部分仿真结果，和全部的vhdl源程序

将日期、时钟、秒表及闹钟功能分开实现。选择日期模式，则只显示年、月、日。选择时钟模式，则只显示时、分、秒。选择秒表模式，则只显示秒、毫秒。选择闹钟模式，显示为时、分、秒，另外加一个闹铃。

此代码采用VHDL语言在ISE软件上实现了数字跑表的功能，内部包含分频模块，级联计数模块，使能模块和七段译码模块等等。