二、赋值语句
赋值语句分为3类:
1、门基元赋值语句(门元件例化)
基本逻辑门关键字 (门输出, 门输入1, 门输入2, …, 门输入n);
基本逻辑门关键字是Verilog HDL预定义的逻辑门,包括
and、or、not、xor、nand、nor等;圆括弧中内容是被描
述门的输出和输入信号。
例如,具有a、b、c、d 这4个输入和y为输出的与非门的门
基元赋值语句为nand (y,a,b,c,d);
该语句与assign y = ! (a && b && c && d);等效
3.3 Verilog HDL常用语句— 赋值语句— 门基元赋值语句
139
2、连续赋值语句(assign语句)
用于对wire型变量赋值,是描述组合逻辑最常用的方法之一。
【例】 4输入与非门
assign y = ! (a && b && c && d);
连续赋值语句的“=”号两边的变量都应该是wire型变量。
在执行中,输出y的变化跟随输入a、b、c、d的变化而变化,
反映了信息传送的连续性。
assign 赋值变量 = 表达式;
【例】 2选1多路选择器
module mux2_1(out,a,b,sel);
input a,b,sel; output out; //输入、输出信号默认为wire型变量
assign out =( sel==0) ? a:b; //若sel为0,则out=a;否则out=b
endmodule
3.3 Verilog HDL常用语句— 赋值语句— 连续赋值语句
1