计算机组成原理的课程设计，基于Logisim，本来让用VHDL，我太懒懒得学，直接连接电路还真好用，注意注意位宽就好，实在没法下载我的去网上找教程，一大堆呢。。。。。。
2021-12-04 17:45:18
77KB
1
计算机原理课程设计实习报告——CPU设计，模拟CPU的运行
本次模拟的CPU由指令寄存器IR、数据寄存器、PC寄存器、程序状态寄存器SR、16个通用寄存器组成。指令寄存器地址总线和数据总线宽度为16位，数据总线的地址宽度为16位，数据总线的宽度为8位。指令寄存器IR、PC寄存器宽度为16位，16个通用寄存器组R0-R15, 对应的宽度为8位，对应的地址为0—15。通用寄存器、程序状态寄存器和数据存储器统一编址，通用寄存器既可以用寄存器号访问，也可以用地址空间的地址访问。
2021-07-04 13:23:57
101KB
1
文件为本人原创设计，欢迎共同学习分享。logisim平台下实现的单周期处理器，能够完美实现基本指令操作，内含7段数码管设计，操作方便直观。
1.处理器应支持的指令集MIPS-Lite：addu，subu，ori，lw，sw，beq，lui，j。
a)addu，subu可以不支持实现溢出。
2.处理器为单周期设计。
2021-06-25 09:04:39
23KB
文件为本人原创设计，欢迎共同学习分享。logisim平台下实现的单周期处理器，能够完美实现基本指令操作，内含7段数码管设计，操作方便直观。
1.处理器应支持的指令集MIPS-Lite：addu，subu，ori，lw，sw，beq，lui，j。
a)addu，subu可以不支持实现溢出。
2.处理器为单周期设计。
2021-05-22 16:20:57
335KB
1
1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。
2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。
3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。
4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。
2021-05-12 20:38:38
417KB
1
由KingDuan设计的一个简单的CPU模型，阐述CPU设计过程中的一些原理和经验。
参考文档：https://www.cnblogs.com/kingduan/p/4054484.html
2021-04-02 17:00:30
1.27MB
1
用vhdl语言实现的完整的CPU程序以及器件框图连线。仿真波形完全正确。可以自己在RAM中写程序，并且可以观察仿真波形验证程序是否正确。
2021-03-29 17:12:15
1.35MB
1