西电《集成电路版图设计》实验报告，实验一：三输入或与门设计；实验二：针对IO的缓冲器版图设计。要求：实验报告要涵盖分析计算过程
2021-11-08 13:46:26
275KB
1
Silicon Labs日前推出了满足一代PCI Express?（PCIe?）5.0规范的完整时钟解决方案组合，能够提供同类的抖动性能，且具有显著的设计余量。Si5332任意频率时钟系列产品可生成抖动性能达140fs RMS的PCIe Gen 5参考时钟，优化了PCIe SerDes性能，且同时满足Gen 5规范并有余量。Si5332时钟能够生成PCIe和通用频率的任意组合，可在各种应用中实现时钟树整合。
Silicon Labs还提供Si522xx PCIe时钟发生器和Si532xx PCIe缓冲器系列，能够提供2路、4路、8路或12路PCIe Gen 1/2/3
2021-10-29 11:02:59
142KB
1
分辨率，光栅，扫描线，像素，帧缓冲器；了解图形学的基本用途；掌握图形学光栅扫描显示系统的工作原理；
2021-09-25 23:41:49
1.64MB
1