以成功调试的FPGA等精度频率计，开发板资源有限，只能调试出一位小数点，只要板子的资源够，直接扩大位数即可精确到多位小数
2021-10-29 20:26:31
20.69MB
1
本人初学者刚完成用verilog HDL 编写的等精度频率计，用Quartus II 8.1 编译仿真通过，愿与大家共同学习。
2021-10-16 19:39:42
458KB
1
详细介绍了等精度测量的原理，并给出等精度测量的思想在FPGA上实现的方法。测试结果表明该等精度测量方案误差非常小，在测量范围内误差恒定。该设计方案对测量频率实现设计具有一定的借鉴。
2021-06-25 09:02:18
351KB
1
这个设计是自己通过找资料（现已经包括在里面了，还包括了我的设计报告）自行设计的。频率测量范围在1Hz~1MHz精度达到0.01%。本文介绍了一种同步测周期计数器的设计，并基于该计数器设计了一个高精度的数字频率计。文中给出了计数器的VHDL编码，并对频率计的FPGA实现进行了仿真验证，给出了测试结果。同时在分析了等精度测频在实现时存在的问题的基础上,介绍了一种基于自适应分频法的频率测量技术,可达到简化测量电路、提高系统可靠性、实现高精度和宽范围测量的目的。
希望对读者有帮助。
2021-05-11 22:52:52
9.14MB
1