针对基于软件实现的遗传算法在求解问题的规模与复杂性不断扩大时,往往会速度慢、效率低下的缺点,提出了一种基于现场可编程门阵列的实现方法,并利用测试函数对算法的实现进行效果验证。实际效果显示,这种硬件实现方法,不仅结构简单,而且有效地减少了运算时间、提高了运行效率,为遗传算法能在一些实时、高速的场合得到应用提供了依据。

为了解决空间目标与航天器发生碰撞的问题，设计了一种基于FPGA，以在轨目标三维坐标为待处理数据进行快速并行处理的目标碰撞预警系统。该系统基于Xilinx 公司FPGA芯片中的内容可寻址存储器（Content Addressable Memory，CAM） IP核和MicroBlaze软核控制器，利用嵌入式开发套件（EDK）进行搭建；并设计了空间危险目标的筛选算法，同时编写了软件及硬件代码，加载到以上系统中进行实际的操作验证。验证结果表明，该系统实现了16个目标中危险目标的快速筛选功能，通过使用ChipScope逻辑分析工具进行波形分析，可知系统执行一次筛选操作所需时间为1.8 s。

为解决对混沌信号进行傅里叶变换分析后，只能得到信号中所包含的频率成分，并不能获知有关频率成分的时间局部化信息的问题，采用了短时傅里叶变换的方法，通过对短时傅里叶变换的数学公式及表达的物理意义研究后，提出了在FPGA上利用Altera公司提供的IP核资源实现短时傅里叶变换的功能，并在Modelsim软件上进行功能仿真。实验证明通过短时傅里叶变换可以对混沌信号进行很好的分析。

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案，测量结果都十分密切相关

以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。

为满足系统对高精度时钟的要求，根据晶振时钟无随机误差和全球定位系统（GPS）时钟无累计误差的特点，提出了一种利用GPS 秒时钟驯服晶振时钟来实现高精度时钟的方案。该方案根据数字锁相环倍频原理，通过测量GPS 秒时钟和本地生成秒时钟的相位误差来调整电路分频比，实时消除晶振时钟的累计误差，从而实现高精度的系统时钟。经实际验证，该方法在使用16.369 M 温补晶振时，在GPS 信号有效情况下输出时钟误差小于0.1 ppm，GPS 信号失效后1 小时后误差小于0.3 ppm。

针对当前在一些特殊的环境中无法通过USB-JTAG完成对FPGA固件的更新，文中提出了一种基于SPI FLASH的固件更新方案。在硬件设计中，采用以太网作为固件数据的传输接口，采用FPGA作为主控制器。在逻辑设计中，采用SPI协议完成对flash设备的识别、擦除、写入。同时采用flash分区存储的方式，通过ICAP逻辑控制实现了动态全局重构和fallback重配置。经验证，该方案实现固件更新更便捷，大大提高了FPGA资源的利用率，降低了设计成本，且在更新过程中出现掉电的问题，不影响设备的使用。

行业分类-电信-基于现场可编程门阵列的光信号传输接收终端.rar

提出一种基于DCT域的数字水印算法，并用FPGA硬件实现其中关键部分DCT变换。采用VHDL语言有效设计和实现DCT变换，分析与仿真结果表明：与软件实现相比，用FPGA实现水印算法具有高速实时处理的优点。因此，该设计是一种很有吸引力的硬件实现解决方案。

复旦微国产大规模FPGA JFM7VX690T datasheet 手册 资料