基于cyclone3 FPGA设计的智能洗衣机控制器课设报告文档+quartus9.1工程源码文件,可以做为你的学习设计参考。 1.课程设计名称及开发环境 题 目:智能洗衣机控制器的设计; 开发环境:本课设是基于DE0的板子,使用Verilog HDL开发的。 2.参考设计内容与要求 ① 设计一个智能洗衣机控制器,能够实现洗衣,漂洗和脱水的功能。 ②要求能够使用按键模拟对洗衣机的控制,能够设置工作模式,为了便于观察,将洗衣机设定的工作模式(1~5)和整个过程所剩的工作时间用数码管显示出来(时间分辨率为1分钟),能够将洗衣机当前所处的状态(注水,洗衣,排水,甩干)用发光管或者数码管显示出来。 【模式1】: 洗衣模式--强力洗( 洗衣30分钟) 【模式2】 :洗衣模式--普通洗 (洗衣20分钟) 【模式3】 :洗衣模式--轻柔洗(洗衣10分钟) 【模式4】 :漂洗模式 【模式5】 :甩干模式 注:在以上5个模式中,每次注水1分钟,漂洗5分钟,排水1分钟,甩干1分钟,模式1~3的洗衣时间如上所示,具体的洗衣步骤如下: 【模式1~3】:注水->洗衣->排水->甩干->注水->漂洗->排水->甩干 ->注水->漂洗->排水->甩干。 【模式4】:注水->漂洗->排水->甩干->注水->漂洗->排水->甩干。 【模式5】:甩干。 【要求】:实现逻辑控制过程,可以选择性的加入注水口无水报警等人性化的状态提示,操作完毕使用蜂鸣器鸣叫两秒提示。 ③ 画出洗衣机控制器的状态机,写出状态编码方案。 ④ 用Verilog语言对设计进行描述,设计一个测试方案,并能够下载到实验板上调试成功。 // 顶层模块 module init(cp_50,cp_502,BUTTON,key_0,key_1,key_2,key_3,key_4,key_5,key_6,LEDG,led0,led1,led2,led3,VGA_HS,VGA_VS,VGA_R,VGA_G,VGA_B); input cp_50,cp_502; input [2:0] BUTTON; input key_0,key_1,key_2,key_3,key_4,key_5,key_6; output [9:0] LEDG; output [7:0] led0, led1,led2,led3; output VGA_HS; // VGA H_SYNC output VGA_VS; // VGA V_SYNC output [3:0] VGA_R; // VGA Red[3:0] output [3:0] VGA_G; // VGA Green[3:0] output [3:0] VGA_B; // VGA Blue[3:0] reg [7:0]TIME; reg [9:0]LEDG; wire [3:0]flag; wire out0; always @(posedge cp_50) begin case (flag) 4'b0001: LEDG[9:0]<=10'b0000000001; 4'b0010: LEDG[9:0]<=10'b0000000011; 4'b0011: LEDG[9:0]<=10'b0000000111; 4'b0100: LEDG[9:0]<=10'b0000001111; 4'b0101: LEDG[9:0]<=10'b0000011111; 4'b0110: LEDG[9:0]<=10'b0000111111; 4'b0111: LEDG[9:0]<=10'b0001111111; 4'b1000: LEDG[9:0]<=10'b0011111111; 4'b1001: LEDG[9:0]<=10'b0111111111; 4'b1010: LEDG[9:0]<=10'b1111111111; 4'b1011: LEDG[9:0]<=10'b0111111111; 4'b1100: LEDG[9:0]<=10'b0011111111; 4'b1101: LEDG[9:0]<=10'b0001111111; 4'b1110: LEDG[9:0]<=10'b0000111111; 4'b1111: LEDG[9:0]<=10'b0000011111; default: LEDG[9:0]<=10'b0000001111;
电子技术基础课程设计、 课程设计名称 智能洗衣机控制器的设计 设计内容及要求 ① 设计一个智能洗衣机控制器,能够实现洗衣,漂洗和脱水的功能。 ②要求能够使用按键模拟对洗衣机的控制,能够设置工作模式,为了便于观察,将洗衣机设定的工作模式(1~5)和整个过程所剩的工作时间用数码管显示出来(时间分辨率为1分钟),能够将洗衣机当前所处的状态(注水,洗衣,排水,甩干)用发光管或者数码管显示出来。
2021-12-20 22:01:53 382KB 电子技术基础课程设计
1
源码+报告,欢迎下载
2021-12-20 18:03:13 9.79MB 电子课设
电子技术基础课程设计智能洗衣机控制器源码+报告.zip
2021-12-20 13:08:40 3.96MB 电子课设
设计一种自动洗衣机的程序控制器,在启动后先进水,等到达高水位后,启动洗衣马达转动4min,如在洗衣过程中发现水位低于高水位,则停止洗衣马达转动并报警,并在水位到达高水位后再次启动马达。洗衣结束后则启动排水开关,待水位到达低水位后,则启动脱水马达,转动2min。如此重复三次,要求在每一动作之间有2s的间隔。 高水位,低水位为水位传感器,用两个开关模拟,当水位高于高水位或低于低水位时,两个开关的状态分别为0 。启动开关用一个开关表示。进水、排水、洗衣马达、脱水马达及报警分别用一个发光二极管表示。本实验只需用可编程并行接口电路的A口。其硬件接口如下图所示。也可采用可编程逻辑器件进行设计。
2021-12-11 12:45:50 216KB 微机与接口课程设计
1
) 洗衣机控制器可以驱动洗衣机进行洗涤、漂洗或烘干; 2) 洗衣机控制器可以设置洗衣机的工作时间,工作时间最短1秒钟,最长30分钟,在工作过程中,工作时间以倒计时显示,若时间为0洗衣机停止工作; 3) 洗衣机在待机状态时,洗衣机控制器可以设置洗衣机的工作方式和工作时间; 4) 可以暂停或停止洗衣机工作; 5) 利用四个数码管显示洗衣机待机时的设置时间和工作时的运行时间,利用一位数码管显示洗衣机待机时所设置的工作方式运行时的工作方式; 6) 利用三个LED分别表示驱动洗衣机进行洗涤、漂洗或烘干
2021-12-08 21:00:41 673KB 洗衣机控制器
1
基于FPGA的全自动洗衣机控制器设计与实现.zip
2021-11-14 23:41:26 9KB 基于 fpga 全自动 洗衣机
1
北京邮电大学数字电路综合实验洗衣机控制器实验报告【完整的VHDL源代码】
2021-10-27 11:16:04 1.51MB 北邮 数电 洗衣机 VHDL
1
我想你找了很久了吧,呵呵,因为我抽到这个题目的时候我也在网上找了很久,经过自己的努力终于把实验报告写出来了,里面有VHDL的源程序,有设计思路和流程总之如果你只是想交作业,把你的名字填写上就可以了,欢迎大家下载学习。
2021-10-22 19:15:35 827KB VHDL 洗衣机控制器 源程序
1