搜索【时钟频率】的结果 - 只为小站

FPGA的VHDL实现利用d 触发器和反相器时钟频率分频器，并用Modelsim仿真

FPGA的VHDL实现利用d 触发器和反相器时钟频率分频器，并用Modelsim仿真

2021-06-23 09:04:17 101KB FPGA VHDL D触发器 分频器

FPGA的VHDL实现利用d 触发器和计数器的时钟频率分频器，并用Modelsim仿真

FPGA的VHDL实现利用d 触发器和计数器的时钟频率分频器，并用Modelsim仿真

2021-06-23 09:04:17 158KB FPGA VHDL D触发器 分频器

基于FPGA的时钟频率同步设计

基于时钟频率调整的时间同步方法，实现简单，而且没有复杂的软件同步协议，占用较小的网络带宽就可以实现高精度的时钟同步，在硬件上只需要低成本的FPGA支持。

2021-05-12 22:19:38 318KB FPGA 时钟频率设计 时钟同步 有源晶振

1

基于CPU的精确计时器timer，时钟频率越高，计时越准

基于CPU的精确计时器timer，时钟频率越高，计时越准

2021-02-21 09:05:47 16KB c 计时器 timer

vhdl分频：一个时钟频率产生三个不同频率

对一基带频率进行10，2，100分频产生三个不同频率

2019-12-21 20:21:57 1KB vhdl，分频

1