RTL（Register Transfer Level）设计 利用硬件描述语言，如verilog，对电路以寄存器之间的传输为基础进行描述 综合： 将RTL级设计中所得的程序代码翻译成实际电路的各种元器件以及他们之间的连接关系，可以用一张表来表示，称为门级网表（Netlist）。 STA（Static Timing Analysis，静态时序分析）： 套用特定的时序模型（Timing Model），针对特定电路分析其是否违反设计者给定的时序限制（Timing Constraint） 整个ASIC设计流程都是一个迭代的流程，在任何一步不能满足要求，都需要重复之前步骤，甚至重新设计RTL代码。 模拟电路设计的迭代次数甚至更多。。。

亲测在VMware Workstation 17 Pro 64位17.0.0 build-20800274的Ubuntu 20.04.5 LTS 64位上安装Questasim21.2（linux）成功，可用。文中带有Questasim21.2（linux）安装包百度网盘链接，解压密码2023，里面有安装教程和安装包。

verilog常见问题，看完面试不用愁，强烈推荐，绝对好书，对数字IC设计和FPGA开发都非常有用，欢迎下载

这份资料是我在今年秋招找FPGA工作的时候精心整理出来的笔面试题，超级实用，把所有最常问到的有关FPGA和数字IC设计的知识点都整理到了，在后面还整理出了所有的基本的题目和代码，正常来说，应对笔试面试应该没有问题了，我自己就是用的这个。

该文件主要内容是包括了在FPGA或者数字IC设计中产生的跨时钟域的各种问题，并有详细的解决方案，可以应对面试过程中所包含的知识点。

数字IC设计面试笔试题，详细准确，帮助你快速入门

SMIC18工艺库，数字IC设计，前后端全，标准库和IO库

超全的数字ic设计基础知识，包括4大模块，典型电路、基础知识、模拟题、语法。基础知识涵盖跨时钟域等必考点。典型电路包括边沿检测、单双端口RAM、异步FIFO等。模拟题共有7套，为各大厂的历年题目。语法包括verilog语法和sv语法。

包含了数字IC笔试面试中常见的问题（跨时钟域、亚稳态、时序违例的修复方法等），数字IC设计岗秋招复习必备！

各个知名IC公司的笔试题还有面试经验，包括大疆、华为、乐鑫、复旦微、百度、商汤、寒武纪、路科等公司！