基于单片机的数字频率计的设计论文说明.doc
2022-06-07 09:00:34 1.2MB 互联网
基于单片机的数字频率计毕业设计.doc
2022-06-07 09:00:33 323KB 互联网
绍一种以FPGA(Field Programmable Gate Array)为核心,基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上,针对所设计的频率计需简单易用的要求,采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点,同时还具有易于升级的特点。
2022-05-29 16:16:49 233KB FPGA 自适应 数字频率计 文章
1
网上找的完整毕业设计,基于FPGA的等精度频率计
2022-05-16 21:13:20 207KB FPGA 数字 频率计 毕业设计
1
基本要求: ⊙测量信号:方波 ⊙测量频率范围:1Hz~9999Hz; 10Hz~10KHz ⊙显示方式:4位十进制数显示; ⊙时基电路由555定时器及分频器组成,555振荡器产生脉冲信号,经分频器分频产生的时基信号,其脉冲宽度分别为:1S, 0.1S; ⊙当被测信号的频率超出测量范围时,报警.
2022-05-15 20:43:13 532KB 频率计 数字 课程设计
1
在电子测量技术中, 频率是 个最基本的参量, 对适应晶体振荡器、 各种信号发生器、倍频和分频电路的输出信号的频率测量,广播、 电视、 电讯、 微电子技术等现代科学领域。
2022-05-15 15:16:23 1.8MB 单片机 频率计
1
摘要:本文提出了一种基于VHDL语言的数字频率计的设计方案,该方案通过采用自顶向下的设计方法,用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程,用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真,在FPGA上采用高频测频、低频测周、中间十分频转换的方法,设计出体积较小,性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。   1.引言   数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加,使设计更加复杂,可靠性变差,延迟增加,测量误差变大。通过使用EDA技术对系统功能进行描述,运用VHDL语言,使系统
1
学校的课程设计,要求设计一个简易的频率计,这是详细的课程设计最后提交的报告。里面有详细的分析,电路图。这个课程设计是2周的课程设计最后写的报告。希望给大家带来帮助、。
2022-05-06 21:15:48 2.61MB 数字频率计 课程设计
1
在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。   为了适应现代技术发展的要求,新型的频率计中都使用了单片机进行数据处理,这样,由软件代替了复杂的硬件电路,使仪器的结构简化,功能增强。本文给出一种基于TMS320F2812(简称F2812)DSP的一种简易测频方法。该方法有效利用F2812的片内外设事件管理器的捕获功能,在被测信号的有效电平跳变沿捕获计数,电路实现多靠软件设置,运算简
1
基于VHDL的数字频率计的设计 论文 VHDL 数字频率计 EDA MAX+PLUSⅡ
2022-04-27 14:31:27 267KB VHDL 数字频率计 EDA MAX+PLUSⅡ
1