直接数字频率合成信号发生器(DDS)设计

基于CPLD等精度测频法的数字频率计设计，李剑勇，，本文利用 ALTERA 公司生产的CPLD可编程器件 EP1K50QC208-3，基于等精度测频法原理设计实现数字频率计。 硬件主要有主板及显示两大模块，软

设计要求 　　1．设计一个能测量方波信号频率的频率计，测量结果用十进制数显示。 　　2.测量的频率范围是1~10KHz，分成两个频段，即1~999Hz，1KHz~10KHz，用三位数码管显示测量频率，用LED显示表示单位，如亮绿灯表示Hz，亮红灯表示KHz。 　　3.具有自动校验和测量两种功能，即能用标准时钟校验测量精度。 　　4.具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。 　　设计提示 　　脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为f=N/T，f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。所以，在1秒时

。。。

运用DDS原理，进行任意波形发生器的设计，使得任意波形发生器兼顾DDS的优点。设计中通过实现DDS模块与单片机接口的控制部分将频率控制字由单片输入到输入寄存器模块，由相位累加器模块对输入频率控制字进行累加运算，输出作为双口RAM的读地址线，读数据线上即输出了波形幅度量化数据。其中双口RAM的内容由单片机进行更新，从而实现任意波形的发生。本设计中的相位累加器采用了8级流水线结构借助前5级的超前进位的方法，使得编译的最高工作频率由317.97 MHz提高到336.7 MHz， 实现了任意波形的发生，节约了成本，提高了开发周期，具有可行性。

通过计算单位时间内脉冲信号的个

该频率计测频范围分10Hz-50MHz、50MHz -2.4GHz两档，输入灵敏度30mV，由于对晶振电路采用了简易的恒温措施，故频率稳定度可达10-6，现介绍制作方法。

基于STC89C51的数字频率计。可测任意波形和信号幅度。

基于Multisim的数字频率计.pdf

dds (直接数字频率合成器),基于FPGA