在basys2板上实现数字钟,利用板上的微动开关作时钟的调整,LED 的闪烁作整点报时,12/24 小时显示切换,闹铃功能,清零功能,内含代码可运行,含有详细注释
2020-01-03 11:40:58 393KB FPGA 数字钟 Verilog 代码
1
数字钟的分、时、秒模块编写,以及设置时钟功能,加闹钟功能
2020-01-03 11:19:24 1.16MB 数字钟 Verilog
1
完整齐全目 录 1、绪论 1 2、VERILOG HDL的基础知识 2.1 VERILOG HDL 概述 2 2.1.1 VERILOG HDL的发展历史 2 2.1.2 VERILOG HDL的主要功能 2 3、多功能数字钟的设计 8 3.1设计任务 8 3.2 多功能数字钟功能概述 10 3.3多功能数字钟系统框图 10 3.4详细功能及状态描述 3 3.5 参考模块设计 10 3.5.1 主控制模块maincontrol 10 3.3.2. 时间及其设置模块timepiece_main 10 3.3.3. 时间显示动态位选模块TIME_DISP_SELSCT 12 3.3.4
2020-01-03 11:18:32 592KB 数字钟 verilog
1