1.verilog语言； 2.模块化设计，按键消抖模块，分频器模块，主模块。

C51单片机数字秒表 含程序和接线图

51单片机数字秒表设计--LCD1602

1、秒表最大计时值为99分59.99秒； 2、6位数码管显示，分辨率为0.01秒； 3、具有清零、启动计时、暂停及继续计数等控制功能； 4、控制操作键不超过二个。

基于单片机的秒表设计，包括电路图和源代码以及文档等等

数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA.对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。 　　文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA

数字秒表课程设计 详细的程序代码 可以做这方面的课程设计参考 希望对你有用

基于8051单片机实现电子时钟和数字秒表

在体育比赛、时间准确测量等场合通常要求计时精度到1%秒（即10 ms）甚至更高的计时装置，数字秒表是一种精确的计时仪表，可以担当此任。本课题的设计任务设计一个以数字方式显示的计时器，即数字秒表。

1）设计一个能测量3 名100 米跑运动员短跑成绩的数字秒表。要求用一组四位数码管显示时间， 格式为00.00s，最大计数时间是99.99 秒。 2）秒表设置3 个开关输入（清零开关1 个、记录开关1 个、成绩开关1 个）。按下“记录”开关第 一次， 将记录并储存第一名运动员的成绩， 以此类推。当“记录” 开关按下3 次后，成绩计数结束。 3）成绩计数结束之后，连续按动“成绩”开关，可以把3 个运动员的成绩循环显示在数码管上。 4）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体 电路原理图，阐述基本原理。