序列检测器实验报告 verilog 图形分析

课程设计任务书 学生姓名 胡俊 学生专业班级 计 算 机0801 指导教师 王莹 学 院 名 称 计算机科学与技术学院 一、题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同步时序逻辑电路的设计方法，设计“1 1 1”序列检测器。写出设计中的5个过程。画出课程设计图。 3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的“1 1 1”序列检测器电路图中标上引脚号。 4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试“1 1 1”序列检测器电路。 三、实验设计过程： 第1步，画出原始状态图和状态表。 根据任务书要求，设计的序列检测器有一个外部输入x和一个外部输出Z。输入和输出的逻辑关系为：当外部输入x第一个为“1”，外部输出Z为“0”；当外部输入x第二个为“1”，外部输出Z为“0”；当外部输入x第三个为“1”，外部输出Z才为“1”。假定有一个外部输入x序列以及外部输出Z为: 输入x： 0 1 0 1 1 1 0 1 1 1 1 0 1 输出Z： 0 0 0 0 0 1 0 0 0 1 1 0 0 要判别序列检测器是否连续接收了“111”，电路必须用不同的状态记载外部输入x的值。假设电路的初始状态为A，x输入第一个“1”，检测器状态由A装换到B，用状态B记载检测器接受了111序列的第一个“1”，这时外部输出Z=0；x输入第二个“1”，检测器状态由B装换到C，用状态C记载检测器接受了111序列的第二个“1”，外部输出Z=0；x输入第三个“1”，检测器状态由C装换到D，外部输出Z=1。然后再根据外部输入及其他情况时的状态转移，写出相应的输出。以上分析了序列检测器工作，由此可画出图7-1所示的原始状态图。根据原始状态图可列出原始状态表，如表7-2所示。

EDA课程设计 8位序列检测器 伪随机序列发生器

序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。例6-27描述的电路完成对序列数"11100101"的。当这一串序列数高位在前（左移）串行进入检测器后，若此数与预置的密码数相同，则输出“A”，否则仍然输出“B”。

利用有限状态机实现一般时序逻辑分析的方法设计设计一个 1110010 序列检测器，即检测器连续收到一组串行码“1110010”后，输出检测标志1，否则输出0。

一、实验目的： 1、深入了解与掌握同步时序逻辑电路的设计过程； 2、了解74LS74、74LS08、74LS32及74LS04芯片的功能； 3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完善。 二、实验内容描述： 题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 集成电路引脚图： D触发器( 74 LS 74 ) “与”门 ( 74 LS 08 ) “或........ 三、实验设计过程： 第1步，画出原始状态图和状态表。 根据任务书要求，设计的序列检测器有一个外部输入x和一个外部输出Z。输入和输出的逻辑关系为：当外部输入x第一个为“1”，外部输出Z为“0”；当外部输入x第二个为“1”，外部输出Z为“0”；当外部输入x第三个为“1”，外部输出Z才为“1”。假定有一个外部输入x序列以及外部输出Z为: 输入x： 0 1 0 1 1 1 0 1 1 1 1 0 1 输出Z： 0 0 0 0 0 1 0 0 0 1 1 0 0 要判别序列检测器是否连续接收了“111”，电路必须用不同的状态记载外部输入x的值。假设电路的初始状态为A，x输入第一个“1”，检测器状态由A装换到B，用状态B记载检测器接受了111序列的第一个“1”，这时外部输出Z=0；x输入第二个“1”，检测器状态由B装换到C，用状态C记载检测器接受了111序列的第二个“1”，外部输出Z=0；x输入第三个“1”，检测器状态由C装换到D，外部输出Z=1。然后再根据外部输入及其他情况时的状态转移，写出相应的输出。以上分析了序列检测器工作，由此可画出图7-1所示的原始状态图。根据原始状态图可列出原始状态表，如表7-2所示。 现态 次态/输出 x = 0 x = 1 A A / 0 B / 0 B A / 0 C / 0 C A / 0 D / 1 D A / 0 D / 1 （表 7-2 原始状态表） （图

课程作业,含文档和源程序，主要是序列检测器的设计思想，原理，有附图说明以及仿真结果，比较有参考价值。

利用vhdl语言编的序列检测器 用vhdl语言编的序列检测器

怎样用状态机实现1101,11001,111110001等特征序列的检测。

上传的是rar压缩包，只需要解压就好，因为里面有三个文件，所以需要压缩。 包括： 综合性实验报告（文档） Multisim电路图（软件电路图） 电路截图