基于VHDL语言的序列发生器与检测器设计的EDA实验报告 产生序列0111010011011010，检测序列11010
2021-09-06 14:35:40
112KB
1
此程序是用verilog语言实现的伪随机序列，程序里面对同步字节、数据包、数据帧都有说明，使得程序明白易懂。 此程序是用verilog语言实现的伪随机序列，程序里面对同步字节、数据包、数据帧都有说明，使得程序明白易懂。
2021-05-11 18:11:05
1KB
1
忆阻器作为可分解的非线性元件，很容易实现混沌信号的产生。基于忆阻器的混沌系统是当下研究的热点，但是基于忆阻器的时滞混沌系统目前却鲜有人涉足。因此，本文提出了一个新型忆阻时滞混沌系统。时延的存在增加了系统的复杂性，使系统能够产生更丰富，更复杂的动力学行为。我们对提出的忆阻时滞混沌系统进行了稳定性分析，确定了显示系统稳定平衡点的相应参数区域。讨论了在不同参数情况下的系统状态，系统呈现出形态各异的混沌吸引子相图，表现出丰富的混沌特性和非线性特性。最后，将系统用于产生伪随机序列，并通过实验验证，我们提出的系统具有良好的自相关性和互相关性，同时能够获得相对显着的近似熵。该时滞混沌系统具有复杂的动力学行为和良好的随机性，能够满足扩频通信和图像加密等众多领域的应用需要
2021-05-06 18:55:01
1.5MB
1