基于FPGA仿真的并串转换，可以模拟并行信号转换成串行信号，或者串行信号转换成并行信号，实测可以，包含完整的并串，串并转换源程序，可以在Quarus中看到效果或者修改。
2021-05-21 12:03:13
14.95MB
1
基于FPGA的多功能扫频信号源的设计，刘颢阳，李绍胜，扫频信号源是扫频仪主要功能部件，对其实现方法进行研究有重要意义。本文给出了一种由FPGA与DAC组合的扫频信号源设计方案。信号源��
2021-04-08 14:03:13
269KB
1
设计一个串行数据发送器。并行8位数据‘Z’载入发送器后，通过串行口‘X’输出。具体要求如下
1、信号‘load’用来指示数据载入是否完成。当load变为1时，说明数据Z已经载入完成。当load变为0时开始发送数据。
2、Z的低位先发送
3、在发送Z之前先发送起始位‘0’
4、Z发送完毕后，再发送奇偶校验位，（设计位偶校验位，即发送的8位数据+奇偶校验位9位数据‘1’的个数为偶）；然后再发送结束位‘1’；
5、结束位发送完毕，empty输出‘1’；
2020-01-03 11:39:52
213KB
1
quartus环境下工程，自己写的sipo和piso两个模块，用verilog分别实现串并转换和并串转换，通俗易懂
2019-12-21 20:59:45
332KB
1