对一个8位全加器用DC（Design Compiler）进行逻辑综合，再用SE（Silicon Ensemble）进行布局布线的全过程
2022-03-15 23:41:42
1.47MB
1
DDR3 在布线中十分重要，它必须考虑阻抗匹配问题，通常单端为 50Ω，差分 100Ω。
图 3 给出了 DDR 及其去耦电容的最终布局，其中左图是顶层布局，右图为底层布局，共计
4 片 DDR3 芯片，顶层、底层各两片。 DDR 应该尽量靠近 CPU，这样可以减小寄生参数和传
播延时。
2022-03-15 17:06:42
8.24MB
1
DDR资料DDR布线参考Ddr3 的走线及绕线规则DDR2_Layout指导手册等PCB布局布线资料，可以做为你的DDR PCB设计学习设计参考。
2021-12-26 13:03:31
5.76MB
EDA布局布线经验之谈，都是重大项目经验之谈，绝对是网上唯一的一份EDA布局布线的资料，内容丰富充实，详细地介绍了PCB加工制作等流程
2021-12-22 19:44:30
8.91MB
1