研究论文-一种基于多相滤波器组的信道化接收机设计方法

https://myfpga.blog.csdn.net/article/details/122265963 中的COE文件

电子侦察数字接收机主要用来截获雷达信号并转换为数字脉冲描述字（PDw），雷达信号的复杂化和密集化对接收机提出了越来越高的要求。软件无线电（Software radio，SR）的迅速发展，为设计数字接收机提供了一种新思路，软件化电子侦察接收机也成为电子侦察领域研究的重点之一.   本文研究的基于多相滤波的宽带数字接收机充分结合了模拟信道化接收机和数字信号处理技术的优点，是电子侦察接收机的发展方向，课题主要解决电子使察中的两个问题.   1、如何使接收机具有较大的系统带宽 2、如何处理同时到达的多个信号。

这组文件可用于构建具有近乎完美重构的多相滤波器组。 滤波器组使用两个均匀调制的 DFT 滤波器组实现，这些滤波器组频移 1/2 通道宽度。 有效地，使用了两次过采样。 通道数必须是 2 的倍数。 可以自由选择每个通道的抽头数。 提供了用于设计原型过滤器的脚本，该脚本基于“root-raised-error-function”。 原型具有完全线性的相位。 每通道 128 个抽头，可实现 -300 dB 的平均重建误差。 相邻通道的通道分离度优于150 dB，相距较远的通道的通道分离度优于300 dB。 处理速度约为 200 kSamples/秒，对于 32 个抽头/通道，与通道数量无关。 有了足够的内存，大量的通道（例如 64K）是可行的。

0 引言 　　信道化接收机是在并行多通道接收机基础上提出的全概率频分信道化接收机，它克服了多部接收机并行工作、多通道 下变频等方案具有的设备复杂，各通道性能不一致和可靠性差的缺点。数字信道化接收机具备大的瞬时带宽、较高的灵 敏度、大的动态范围，能够检测和处理同时到达的信号、准确的参数测量能力和一定的信号识别能力。直接信道化接收 机的运算量大且输出速率与采样速率相同，实现困难，后续处理的压力很大，高速ADO与慢速信号处理器（FPGA，DSP） 是一个“瓶颈”；基于多相滤波的信道化接收机抽取在滤波之前，运算量小，且输出速率低，便于FPGA实现，这使得在 一片FPGA中实现数字信道化成为可能。本文

基于于多相滤波器和FFT实现的信道化发射机、信道接收机，FBMC理论方面的经典论文

针对传统数字正交变换存在A/D采样速率要求比较高导致后续的数字低通滤波成为瓶颈、运算数据量大、需要正交本振等方面的不足，提出了一种基于软件无线电多相滤波的数字正交变换技术。首先分析基于多相滤波的数字正交变换的实现理论，实现模型，然后设计由于奇偶抽取引起的多相滤波器中的两个延时滤波器，最后在MATLAB/SIMULINK下建模仿真。实验仿真结果表明，用该方法设计的正交变换满足要求。

结合具体应用，以2倍抽取为例，简要分析了多相滤波的基本原理及具体实现方法，并附带了matlab代码，从实验结果可以看出多相滤波可以实现与传统FIR滤波相同的功能。

首先进行中频欠采样，即带通采样，然后DDC变成基带信号，DDC的过程采用多相滤波器，基带信号处理采用脉冲压缩，适用于雷达信号处理

基于多相滤波结构的信道化及FPGA实现.pdf