基于FPGA的频率计,使用DE2开发板,编程语言使用的是VHDL。它达到的效果是在DE2板上用数码管显示270。因为DE2板上有一个27M的晶振,我用它做信号源,这样就不用再外接信号了。但27M数码管位数不够用,所以我将它分频之后显示。
2019-12-21 21:57:31 282KB 频率计 VHDL DE2
1
基于cycloneiii的频率计 可测占空比 数码管显示 带超量程报警 包含整个工程文件
2019-12-21 20:44:21 7.46MB FPGA频率计
1
基于FPGA数字频率计的实现 对学习很有帮助
2019-12-21 20:08:49 10KB 基于FPGA数字频率计的实现
1