单周期MIPS 该存储库包含单周期MIPS处理器的rtl。

支持lui、addu、subu、beq、j、sw、lw指令

共包含9条指令，包含控制部分，数据通路，ALU等模块，可供设计参考

华中科技大学计算计组成实验 educoder中单周期MIPS和多周期微程序地址转移 logisim电路文件

educoder 华中科技大学 单周期MIPS CPU设计 微程序地址转移逻辑设计 MIPS微程序CPU设计

资源为单周期MIPS的verilog代码，如有需要请下载，谢谢大家。

此文件是计算机硬件系统设计中的单周期MIPS CPU设计，完成了8种指令的设计，实现了降序排列的功能。

基于VHDL语言的单周期MIPS微处理器设计 MIPS单周期方案是MIPS子集最简单的实现方案，主要设计了12个模块和一个顶层文件，实现的指令包括取字(lw)，存字(sw)，等值分支(beq)，不等值则分支(bne)，和算术逻辑指令 add、sub、and、or、nor、逻辑左移(sll)、逻辑右移(srl)和小于则置位(slt)，立即数指令ori、andi、addi, 跳转指令(J)共16条指令

包含华科计组实验 8条指令单周期cpu和多周期微程序地址转移，在同一个.circ文件中 包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表。 还有相关的.jar等相关文件 以及包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表的课程设计文档

实验内容（ISA2新增3条指令） • 用硬件描述语言（Verilog）设计MIPS CPU，支持如下指令集 • ISA1 = {ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/ SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LH U/LW/SB/SH/SW/BEQ/BNE/BGEZ/BGTZ/BLEZ/BLTZ/J/JAL/JR/JALR} 42条 • ISA2 = {add, sub, addu, subu, addi, ori, lui, and, andi, or, nor，slt, sltu, sll, srl, sllv, srlv, lw, sw, beq, bne, j, jal, jr} 24条 • 用仿真软件Modelsim对有数据冒险和控制冒险的汇编程序进行仿 文件包含源代码以及实验报告。