单周期CPU的设计与实现
2021-11-22 21:47:51 36.56MB Verilog
1
根据袁春风老师编写的《计算机组成与系统结构第二版》的课程材料,完成的计组单周期CPU设计,已经完成简单测试。包括五条R型指令(add,sub,subu,slt,sltu),五条I型指令(addu,beq,ori,lw,sw),和一条J型指令(jump)。
2021-08-03 09:24:28 21.35MB 计算机组成课程设计
1
logisim单周期CPU(8指令)
2021-07-01 21:02:39 268KB logisimCPU设计
1
在理解MIPS指令集编码以及指令格式基础上,实现一个简化版的具有11条基本指令的单周期MIPS,利用Vivado在Xilinx N4板实现
2021-07-01 14:03:28 22.18MB 单周期CPU
1
使用logisim布线完成的MIPS单周期CPU,可支持28条指令。跑马灯的代码已经装入了寄存器,可以直接开启时钟运行。
2021-06-25 23:50:54 58B MIPS CPU 组成原理
1
计算机组成原理大作业,VHDL 编写,FPGA测试实现15条指令
2021-06-22 19:15:26 150B CPU VHDL
1
单周期CPU设计verilog,课程设计
2021-06-13 14:12:08 3.2MB 单周期CPU verilog
1
支持指令集为:{addu, subu, ori, lw, sw, beq, lui, jal, jr,nop,sll,j,lh,sh}。 处理器为单周期设计。
2021-06-10 13:11:17 7KB verilogCPU
1
基于vivado软件,使用verilog语言,较好地实现MIPS32的20条指令。包含测试代码和CPU实现代码。 实现的具体功能如下: 1.设计的CPU能够执行20条整数指令,每条指令的编码长度均为32位; 2.指令类型有:计算类型、访问存储器类型、条件转移类型和无条件转移类型等; 3.实现CPU的封装处理。 具体设计思路参见:https://blog.csdn.net/qq_45288566/article/details/103656372
2021-06-01 08:47:31 10.75MB verilog vavido MIPS32
1