华中科技大学计算机组成原理实验，EduCoder平台运算器实验HUST，前五关可直接通关，中国大学mooc里面可以搜到logisim教程哦。
2021-05-25 10:50:37
644KB
1
利用前一步设计好的四位先行进位电路构造四位快速加法器，其引脚定义如图所示，其中 X，Y 为四位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，G，P 为 4 位成组进位生成函数和成组进位传递函数
2021-05-06 16:00:25
47KB
1
计算机组成及汇编原理实验报告-----超前进位加法器设计实验
(1)掌握超前进位加法器的原理及其设计方法。
(2)熟悉CPLD应用设计及EDA软件的使用。
2021-04-28 21:07:47
68KB
1
verilog代码设计一个有符号累加器,每个累加器输入-8~+7范围有符号数i_data共四个,i_valid在输入数据有效时置高,无效时置低,当接收到4哥数据后,进行有符号数累加运算并输出累加结果o_data,同时拉高o_ready线(此时也可以接收下一轮数据的输入)。o_ready拉高一个时钟周期脉冲表明
一次有效累加输出。
2021-04-03 22:05:10
3KB
1
8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。
2021-03-30 11:37:57
710KB
1
完整的32位浮点加法器设计DESIGN OF SINGLE
PRECISION FLOAT ADDER
(32-BIT NUMBERS)
ACCORDING TO IEEE 754
STANDARD USING VHDL
2021-03-18 13:59:04
3.17MB
1