Writing Testbenches using SystemVerilog
编写测试平台—HDL模型的功能验证(第二版)
2022-01-07 11:33:29
7.74MB
1
java jsp javascript html mysql 一个简单的登录验证系统，账户和密码验证
2021-10-23 11:35:58
785KB
1
《System Verilog与功能验证》重点介绍硬件设计描述和验证语言System Verilog的基本语法及其在功能验证上的应用；书中以功能验证为主线，讲述基本的验证流程、高级验证技术和验证方法学，以System Verilog为基础结合石头、剪刀、布的应用实例，重点阐述了如何采用System Verilog实现随机激励生成、功能覆盖率驱动验证、断言验证等多种高级验证技术；最后，通过业界流行的开放式验证方法学OVM介绍如何在验证平台中实现可重用性。
2021-07-31 08:46:27
8.95MB
1
采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性;同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率低、工作量大等问题.提出一种新型验证设计模型和生成代码一致性的方法,该方法利用MSVL语言进行系统建模,并通过模型提取命题投影时序逻辑公式描述的系统的性质,通过统一模型检测的原理,验证模型是否满足性质的有效性.进而,应用信号灯控制电路系统作为验证实例,对验证方法做了检验和说明.
2021-07-05 20:05:13
1.22MB
1