比较了套筒式共源共栅、折叠式共源共栅和两级AB类输出的三种运算放大器结构，提出了一种可用于前馈型高阶Sigma Delta调制器的全差分跨导运算放大器。采用SIMC 0.18μmCMOS工艺，完成了含共模反馈电路的两级AB类输出的跨导运算放大器的设计。利用Cadence/Spectre仿真器进行仿真，结果表明放大器的直流增益为62.19dB，单位增益带宽为205.56MHz，相位裕度为70.81°，功耗仅为0.42mW，适合于低压低功耗Sigma Delta调制器的应用。

模拟混合信号IC设计与仿真——两级全差分运算放大器的设计（详细的参数推导）

摘要：本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益和大输出摆幅。在Cadence 环境下，基于CSMC 0.6um 工艺模型，进行了仿真分析和验证。结果表明，运算放大器满足设计要求。 　　1 引 言 　　运算放大器是许多模拟系统和混合信号系统的一个完整部分，伴随着每一代CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运算放大器的设计不断提出新的挑战。在采样保持电路的设计中，运算放大器是关键的模块之一，其带宽，摆率，增益，噪声，

本文设计的带共模反馈的两级高增益运算放大器结构分两级，第一级为套筒式运算放大器，用以达到高增益的目的；第二级采用共源级电路结构，以增大输出摆幅。

摘    要：研究了一种全差分高增益、宽带宽CMOS运算跨导放大器(OTA)。 放大器采用三级折叠2级联结构，结合附加增益提高电路，大幅提高整个电路增益的同时获得较好的频率特性，采用0.35μm CMOS N 阱工艺设计。 HSPICE 模拟结果放大器的带宽为215 MHz(相位裕度62.2°)，开环增益为103dB ，功耗仅为2.01mW。 　　关键词：运算跨导放大器(OTA)；折叠-级联；增益提高；带宽         设计原理       一种采样频率为48kHz、过采样比为256的三阶三位Σ-ΔA/D调制器，设计中最关键部分就是积分器中的运算放大器。它不仅需要很高的增益来满足精度要求，

全差分运算放大器设计全差分运算放大器设计全差分运算放大器设计全差分运算放大器设计全差分运算放大器设计

研究带增益自举结构的高速、高增益跨导运算放大器,并对增益自举运放建立数学模型和进行Mat-lab仿真验证.将设计的运算放大器应用于12 bit 100 MSPS模数转换器(ADC)中,可得到辅助运放的带宽的最佳设计.仿真结果表明:添加辅助运放后,可以达到106 dB的增益,增加了55 dB;添加辅助运放后的主极点较之前大大减小,次主极点略有减小,但辅助运放的添加并不会影响运放使用时的速度.

随着对精度要求的不同提高，全差分信号链组件因出色的性能脱颖而出，这类组件的一个主要优点是可通过信号路由拾取噪声抑制。由于输出会拾取这种噪声，输出经常会出现误差并因而在信号链中进一步衰减。此外，差分信号可以实现两倍于同一电源上的单端信号的信号范围。因此，全差分信号的信噪比(SNR)更高。经典的三运放仪表放大器具有许多优点，包括共模信号抑制、高输入阻抗和精确（可调）增益；但是，在需要全差分输出信号时，它就无能为力了。人们已经使用一些方法，用标准组件实现全差分仪表放大器。但是，它们有着各自的缺点。 图1.经典仪表放大器。一种技术是使用运算放大器驱动参考引脚，正输入为共模，负输入为将输出连接在一起的两个匹配电阻的中心。该配置使用仪表放大器输出作为正输出，运算放大器输出作为负输出。由于两个输出是不同的放大器，因此这些放大器之间动态性能的失配会极大地影响电路的整体性能。此外，两个电阻的匹配导致输出共模随输出信号运动，结果可能导致失真。在设计该电路时，在选择放大器时必须考虑稳定性，并且可能需要在运算放大器上设置一个反馈电容，用于限制电路的总带宽。最后，该电路的增益范围取决于仪表放大器。因此，不

全差分CMOS运算放大器的设计

本身问是关于全差分、伪差分、单端输入ADC的理解。