一、有限状态机 有限状态机是绝大部分控制电路的核心结构，是表示有限个状态以及在这些状态之间转移和动作等行为的数学模型。有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说，除了输入部分和输出部分外，有限状态机还含有一组具有“记忆”功能的寄存器，这些寄存器的功能是记忆有限状态机的内部状态，它们常被称为状态寄存器。在有限状态机中，状态寄存器的的下一个状态不仅与输入信号有关，而且还与该寄存器的当前状态有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。   在实际的应用中，根据有限状态机是否使用输入信号，可将其分为Moore型有限状态机和Mealy型有限状态机两种类型。Moore型有限状态机其输出信号仅与当前状态有关，即可以把Moore型有限状态的输出看成是当前状态的函数。Mealy型有限状态机其输出信号不仅与当前状态有关，而且还与所有的输入信号有关，即可以把Mealy型有限状态机的输出看成是当前状态和所有输入信号的函数。

基于FPGA 在高速数据采集方面有单片机和DSP 无法比拟的优势， FPGA 具有时钟频率高，内部延时小， 全部控制逻辑由硬件完成， 速度快，效率高，组成形式灵活等特点。因此，本文研究并开发了一个基于FPGA 的数据采集系统。FPGA 的IO 口可以自由定义，没有固定总线限制更加灵活变通。本文中所提出的数据采集系统设计方案，就是利用FPGA 作为整个数据采集系统的核心来对系统时序和各逻辑模块进行控制。依靠FPGA 强大的功能基础，以FPGA 作为桥梁合理的连接了ADC、显示器件以及其他外围电路，最终实现了课题的要求，达到了数据采集的目的。     传统的数据采集系统，通常采用单片机或DSP作为主要控制模块，控制ADC，存储器和其他外围电路的工作。随着数据采集对速度性能的要求越来越高， 传统采集系统的弊端就越来越明显。单片机的时钟频率较低且需用软件实现数据采集， 这使得采集速度和效率降低，此外软件运行时间在整个采样时间中也占很大比例，而FPGA 有单片机无法比拟的优势。FPGA 时钟频率高内部时延小， 全部控制逻辑由硬件完成， 速度快，效率高。数字信号处理是以数字形式对信号进行采集， 变换，滤波估值，增强，压缩，识别等处理，从而得到符合需要的信号形式。而信号的处理目前有两种方式：使用信号处理器DSP 通过软件编程实现；应用FPGA 实现。利用软件编程虽然有很大的灵活性，但DSP 所有指令的执行时间均为单周期， 而且受到串行指令流的限制每个时钟周期所有的操作数有限难以实现高速大规模运算。现在大容量，高速度的FPGA 采用硬件描述语言VHDL 实现整个系统，允许设计人员利用并行处理技术实现高速信号处理算法并只需单个处理器就能通过模块化设计实现所期望的性能， 很好的解决了上述矛盾。趋势：随着便携式设备需求的增长，对FPGA 的低压，低功耗的要求日益迫切，芯片向大规模系统芯片靠近，力求在大规模应用中取代ASIC，位增强市场竞争力，各大厂商都在积极推广其知识产权和核心库，动态课重构技术的发展将带来系统设计方法的转变。

要求：设计一个模拟倒车雷达模块。   具体要求如下： 1.使用FPGA控制超声波测距模块，完成测距任务。 2.使用数码管显示测量距离。 3.能够通过按键设定安全报警距离，且距离越近蜂鸣器报警的频率越高。 4.使用温度传感器LM75，对测量值进行校正。   扩展要求：使用1602字符显示屏显示测量距离。   如何使用EDA进行模拟倒车雷达的设计 已知此项目需要完成的功能：（1）使用FPGA控制超声波测距模块，完成测距任务；（2）使用数码管显示测量距离；（3）能够通过按键设定安全报警距离，且距离越近蜂鸣器报警的频率越高；（4）使用温度传感器LM75，对测量值进行校正以及扩展要求：使用1602字符显示屏显示测量距离。   使用FPGA控制超声波测速模块，完成测速任务：已知超声波模块有4个引脚：基本VCC（接5V电源）、GND（接地）以及Trig（接触发信号如图1）、Echo（输出一段高电平，此电平为超声波往返时间之和波形图如图2）；首先需要产生触发信号，（超过10μs的高电平）；再计算出echo输出的高电平的时间，通过时间计算出距离。   使用数码管显示测量距离：距离模块已经计算出距离（单位为cm），再把距离的百位、十位、个位计算出来，并且提前两位小数点，将距离变成以m为单位；再将4位二进制距离的各个位转换成7段数码管显示码，通过数码管扫描方式显示到数码管上。   能够通过按键设定安全报警距离，且距离越近蜂鸣器报警的频率越高：首先设定en端，当en按下一次时可以通过key1、key2、key3三个按键设定最小距离的个位以及小数点后两位数（按一下+1），在key1、key2、key3处加入按键消抖模块；在en端加入按键消抖模块，en按一下可以设定最小距离，并且在数码管处显示设定的最小距离，再按一下显示距离；已知蜂鸣器输入端为BEEP，输入一频率（1一般为1.5KHz到3.5KHz）引发蜂鸣器报警，且频率越高蜂鸣器报警频率越高；当距离小于最小距离时，设定出发蜂鸣器输入信号的高电平时间为距离*1000，频率与距离成反比，以此来实现距离越小，蜂鸣器报警频率越大。   使用温度传感器LM75，对测量值进行校正：已知LM75输出一16位二进制形式温度数据，通过已知公式计算出温度；通过超声波速度与温度的公式计算出超声波再当下温度的速度，作为计算超声波测速模块计算距离的速度输入，以此来实现温度矫正。   使用1602字符显示屏显示测量距离：已知LCD输入的形式为8位ASCII码形式；将距离/最小距离的个位以及小数点后两位数的4位二进制数转换成8位二进制码形式，在输入近LCD1602显示。

采样就是采集模拟信号的样本。通常采样指的是下采样，也就是对信号的抽取。其实，上采样和下采样都是对数字信号进行重采，重采的采样率与原来获得该数字信号的采样率比较，大于原信号的称为上采样，小于的则称为下采样。上采样是下采样的逆过程，也称增取样或内插。     本文介绍一种使用Virtex-6器件和免费WebPACK工具实现实时四倍上采样的方法。     许多信号处理应用都需要进行上采样。从概念上讲，对数据向量进行M倍上采样的最简单方法是用实际频率分量数的（M-1）倍个零填充数据向量的离散傅里叶变换（DFT）[1]，然后将零填充向量转换回时域[1,2]。但这种方法计算量很大，因此不能在FPGA内

简要介绍广泛应用于雷达信号处理中的恒虚警率（CFAR）的基本原理。通过对数据流的分析，依据CFAR算法规则简单的特点，提出一种基于FPGA的实现方案，并详细介绍用FPGA实现CFAR的原理、电路组成和各部分电路的设计方法。   雷达系统通常要求能够在比热噪声更为复杂和不确知的背景环境中检测目标的存在并保持给定的虚警概率，为此，必须采用自适应门限检测电路。利用自动检测电路来估测接收机的输出，以保持一个恒虚警率的系统便称为恒虚警率（CFAR）系统。CFAR技术是雷达自动检测系统中给检测策略提供检测阈值，其关键是选定一个合适的自适应检测门限来保持目标检测时虚警概率的恒定，以期在检测的“虚警”和“漏检”间寻找到一个最佳平衡点。   实现CFAR处理，传统方案是采用DSP加软件的方法实现，即用通用DSP芯片构造硬件处理机平台，通过编写处理软件实现CFAR算法。这种方案对于距离分辨率不高的宽脉冲雷达来说，是一种简单可行的方法，但对于窄脉冲雷达，由于距离维采样频率很高，要求处理机硬件平台提供超高的运算速度，FPGA以其高的处理速度成为实现CFAR算法的一种好的选择。   本文提出一种基于FPGA的实现方案，该方案依据CFAR算法的独立性、规则性、算法的简单性和运算密集性等特点，仅用了一个加法器、两个乘法器和一个比较器加以实现，并且通过改变系统中的D触发器的级联数就可实现不同前、后窗长度的处理。