1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；
2、 用中小规模集成电路组成电子钟；
3、画出框图和逻辑电路图，写出设计报告；
4、选做：①闹钟系统。②整点报时。③日历系统
2021-12-15 16:33:48
205KB
1
同步24进制计数器FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。
module cnt_24(ten,one,co,clk,clr);
input clk; //输入时钟
input clr; //清零输入端
output co; //进位输出端
output[3:0] ten,one; //十位输出，个位输出
reg co; //进位输出端寄存器
reg[3:0] ten,one; //十位输出寄存器，个位输出寄存器
always@(posedge clk) //时钟上升沿触发
begin
if(clr) //判断清零信号是否有效，即为1
begin
ten<=0; //十位清零
one<=0; //个位清零
end
else
begin
if({ten,one}==8'b00100011) //判断是否计数到23
begin
ten<=0; //十位清零
one<=0; //个位清零
co<=1; //进位置1
end
else if(one==4'b1001) //判断各位是否为9
begin
one<=0; //是的话个位置0
ten<=ten+4'b1; //十位自加1
co<=0; //进位置0
end
else
2021-08-23 13:06:53
136KB
工程实现：在LCD液晶显示屏上显示数字时钟，自动按秒计时，可由用户通过按键控制时钟暂停，并设置时、分的值。
程序使用Verilog HDL语言，编译、仿真、下载工具使用Quartus II。
经测试，工程可成功下载到开发板上并运行。相关博文见主页。
2021-07-23 14:03:07
420KB
1
数字时钟multisim电路图，24时进制，可以校时，可以仿真，元器件都正常使用。电源用上晶振电路就可以做出实物。有蜂鸣器，适当设置就可以整点报时。
2021-06-24 12:34:42
553KB
1