一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，内附详细的代码以及报告文档，还有运行结果截图。CPU实现了20余条常用指令。

北航计组课设P5代码，已通过 请不要直接照搬，北航课设查重，一旦抄袭零分处理 1. 处理器应支持 MIPS-lite2 指令集。 MIPS-lite2={ addu, subu, ori, lw, sw, beq, lui, j, jal, jr, nop } 2. 处理器为流水线设计。

包含西北工业大学计算机组成与设计实验课所需所有参考代码，流水线CPU，单周期CPU，能够实现J型，R型，I型指令

头歌educoder教学实践平台计算机组成原理MIPS CPU设计（HUST),第1关到第5关，源代码txt格式打开。 第1关 单周期MIPS CPU设计 第2关 微程序地址转移逻辑设计 第3关 MIPS微程序CPU设计 第4关 硬布线控制器状态机设计 第5关 多周期MIPS硬布线控制器CPU设计（排序程序）

mips-2013.05-65-mips-sde-elf.exe

输入N，输出对应的十进制和十六进制的斐波那契数列，并且有溢出检测（超过32位），输入检测。 通过Mars测试，内含c代码，mips代码和运行结果（包含输入检测和溢出检测），适用于课程实验报告学习

用户输入要排序的字符串，各个数字之间用空格隔开，以换行结束，把空格过滤出，把其中数字转化为整数型存入内存中，输出输入的数字个数，输出使用冒泡排序排序后的数字序列。 已通过Mars测试，内含思路流程图，冒泡排序部分的c代码，完整MIPS代码和测试结果

mipsCPU 利用verilog硬件描述语言实现mips五级流水线CPU设计，并实现20条基本指令和其他高级指令，

《MIPS体系结构与编程》旨在向读者介绍并推荐在当今嵌入式系统开发和高性能数字产品领域应用很广的MIPS系列处理器。全书分为三个部分，结合实例介绍了MIPS系列处理器的基本原理、基于MIPS处理器的软件开发以及基于MIPS处理器的硬件系统开发。涉及利用MIPS系列处理器及相关产品和工具进行实际系统产品开发的各个层次，行文注重图文并茂与实例紧密结合。各个章节提供的实例由浅入深，并且均在相关平台进行仿真测试通过。《MIPS体系结构与编程》旨在通过对MIPS处理器的原理到应用层次的介绍和分析，使读者对MIPS系列处理器有深入的了解，进而具备利用MIPS系列处理器进行实际应用开发的能力。

(1)单周期MIPS CPU设计(2)微程序地址转移逻辑设计(3)MIPS微程序CPU设计(4)多周期MIPS硬布线控制器CPU设计（排序程序）