君正这款芯片 双核1.5Ghz 外加一个300Mhz MCU, 超级强大有力, 很值得推荐使用
2021-07-15 13:01:02 1.85MB MIPS君正
1
用verilog实现的mips流水线处理器源代码,包括数据存储器、指令存储器、ALU、外设、控制器、寄存器堆、整个连接模块
2021-07-15 10:28:28 15KB 流水线FPGA
1
一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU,内附详细的代码以及报告文档,还有运行结果截图。CPU实现了20余条常用指令。
2021-07-14 00:21:46 3.4MB VerilogHDL 32位 MIPS指令系统 流水线
1
北航计组课设P5代码,已通过 请不要直接照搬,北航课设查重,一旦抄袭零分处理 1. 处理器应支持 MIPS-lite2 指令集。 MIPS-lite2={ addu, subu, ori, lw, sw, beq, lui, j, jal, jr, nop } 2. 处理器为流水线设计。
2021-07-13 11:25:58 19KB 北航计组 P5 流水线处理器 MIPS
1
包含西北工业大学计算机组成与设计实验课所需所有参考代码,流水线CPU,单周期CPU,能够实现J型,R型,I型指令
头歌educoder教学实践平台计算机组成原理MIPS CPU设计(HUST),第1关到第5关,源代码txt格式打开。 第1关 单周期MIPS CPU设计 第2关 微程序地址转移逻辑设计 第3关 MIPS微程序CPU设计 第4关 硬布线控制器状态机设计 第5关 多周期MIPS硬布线控制器CPU设计(排序程序)
2021-07-12 21:03:18 147KB 计算机组成原理
mips-2013.05-65-mips-sde-elf.exe
2021-07-12 19:35:24 138.28MB mips
1
输入N,输出对应的十进制和十六进制的斐波那契数列,并且有溢出检测(超过32位),输入检测。 通过Mars测试,内含c代码,mips代码和运行结果(包含输入检测和溢出检测),适用于课程实验报告学习
2021-07-11 12:03:56 16KB 汇编 mips 斐波那契数列 c
用户输入要排序的字符串,各个数字之间用空格隔开,以换行结束,把空格过滤出,把其中数字转化为整数型存入内存中,输出输入的数字个数,输出使用冒泡排序排序后的数字序列。 已通过Mars测试,内含思路流程图,冒泡排序部分的c代码,完整MIPS代码和测试结果
2021-07-11 12:03:56 205KB mips 汇编 整数排序 计算机实验
mipsCPU 利用verilog硬件描述语言实现mips五级流水线CPU设计,并实现20条基本指令和其他高级指令,
2021-07-09 02:15:51 986KB Verilog
1