BP译码 用于神经网络 LDPC基于GALLAGA最为经典的译码方法
2021-12-30 21:46:32 6KB BP译码
1
大二下学期做的数据结构课程设计,选取的题目为哈夫曼编译码系统,还上传了这个的课程设计报告,需要的小伙伴可以进个人中心找一下
2021-12-30 20:20:22 7KB 哈夫曼编码 数据结构 源代码
1
哈夫曼编译码系统课程设计报告。注意:课程设计报告没有源代码,需要源码的小伙伴可以去个人中心看一下,嘻嘻。,格式应该还不错,不知道表达的清不清楚
2021-12-30 20:16:38 138KB 数据结构 哈夫曼 课程设计报告
1
结合几何成形与概率成形的思想,提出了一种适用于比特交织编码调制系统的星座成形映射方法。该方法基于实用信号星座,通过不使用部分能量较大的信号点并利用多对一的映射关系,使发送信号逼近最佳输入概率分布。利用解调器和译码器之间的迭代译码,该方法可方便地获得成形增益。基于容量和外信息转移图分析,给出了信号星座和信号到符号映射的优化方法。理论分析和仿真结果表明,在高斯白噪声信道和独立Rayleigh衰落信道下,该映射方法利用大信号星座在采用迭代译码的比特交织编码调制系统中均能取得优于传统 Gray 映射的误码性能,且随着调制阶数的增大可进一步提高成形增益。
1
实验9-七段数码显示管译码器设计 要求: 书P102程序,改为共阳显示 弄清显示原理,会设置 编译通过 上板验证: 输入引脚为:ASW3--SW0 输出引脚:HEX0 编译\设置引脚\再编译\下载
2021-12-27 21:57:28 186KB 逻辑电路
1
7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制的BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达式都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL或CPLD中实现。本项实验最容易实现这一目的。
2021-12-27 21:33:16 764KB 译码器设计
1
7段数码显示译码
2021-12-27 21:31:49 2.19MB eda实验
1
BCD译码器使用verilog语言的代码实现 BCD译码器使用verilog语言的代码实现
2021-12-26 16:17:03 940B verilog
1
该程序提供了一种产生即时码的方法。通过输入要产生的即时码各个码长,和进制数可以产生对应的一种即时码。
2021-12-24 20:07:21 1KB MATLAB 克拉夫 唯一可译码
1
3-8线译码器实现全加器-Multisim
2021-12-24 19:02:15 115KB 电子技术实验仿真
1