过应力试验改善TSPC603RMG8LC芯片CBGA焊点疲劳失效中的应用.pdf
2021-07-26 13:03:21
692KB
函数 [Material_State2,D_crco]=Isotropic_Damage_Model(Material,Material_State,e)
输入： -------- 材料：包含材料属性 Material.E（弹性模量）、Material.v（泊松比）、Material.f_t（拉伸强度）和 Material.g_f（断裂能除以单元尺寸）的变量
Material_State：包含先前增量或迭代的材料状态变量的历史变量。 它包括 Material_State.s（应力向量）、Material_State.e（应变向量）、Material_State.e_eq（等效应变）、Material_State.k（硬化参数）和 Material_State.d（损坏）
这些历史变量的初始值应该为零
重要提示：对于这个模型，这个变量应该从材料的最后一个收敛状态（即前一个增量的结束而不
2021-07-20 22:37:49
2KB
1
完整英文电子版 EIAJ ED-4701/300：2001 Environmental and endurance test methods for semiconductor devices(Stress test I) - 半导体器件的环境和耐久性试验方法（应力试验 I）。本标准规定了环境试验方法和耐久性试验方法（特别是应力试验），旨在评估主要用于一般工业应用和消费应用的电子设备中的集成电路（以下统称半导体器件）和分立半导体器件在使用、储存和运输过程中出现的各种环境条件下的电阻和耐久性。
2021-07-16 09:04:02
778KB
完整英文电子版 EIAJ ED-4701/400：2001 Environmental and endurance test methods for semiconductor devices(Stress test II) - 半导体器件的环境和耐久性测试方法（应力测试II）。这些标准规定了环境试验方法和耐久性试验方法（特别是应力试验），旨在评估主要用于一般工业应用和消费应用的电子设备中的分立半导体器件和集成电路（以下统称半导体器件）在使用、储存和运输过程中出现的各种环境条件下的电阻和耐久性。
2021-07-16 09:04:01
249KB
完整英文电子版 AEC-Q100H：2014 Failure Mechanism Based Stress Test Qualification For Integrated Circuits (base document) - 基于失效机制的集成电路应力测试资格认证（基础文件）。 本文档包含一组基于故障机制的压力测试，并定义了最低压力测试驱动的认证要求和集成电路 (IC) 认证的参考测试条件。 这些测试能够激发和促进半导体器件和封装故障。 目标是与使用条件相比以加速的方式促成故障。 不应随意使用这组测试。 应检查每个资格项目：
a、任何潜在的新的和独特的故障机制。
b, 这些测试/条件可能导致应用中看不到的故障的任何情况。
c、任何可能对加速度产生不利影响的极端使用条件和/或应用。
2021-07-14 14:01:47
839KB
完整英文版 JEDEC JESD47K-2018 Stress-Test-Driven Qualification of Integrated Circuits（集成电路的应力测试驱动的鉴定）。该标准描述了一组基线验收测试，用于将电子元件鉴定为新产品、产品系列或正在更改的过程中的产品。 这些测试能够在未焊接到印刷线路板 (PWB) 或类似物（基础组件可靠性）的独立组件上刺激和沉淀半导体器件和封装故障模式。 目标是与使用条件相比以加速的方式促成故障。 故障率预测通常需要比资格测试中要求的更大的样本量。 有关预测故障率的指南，请参阅 JESD85 以 FIT 为单位计算故障率的方法。
2021-07-13 17:03:24
1.15MB