DES 使用一个 56 位的密钥以及附加的 8 位奇偶校验位，产生最大 64 位的分组大小。这是一个迭代的分组密码，使用称为 Feistel 的技术，其中将加密的文本块分成两半。使用子密钥对其中一半应用循环功能，然后将输出与另一半进行“异或”运算；接着交换这两半，这一过程会继续下去，但最后一个循环不交换。DES 使用 16 个循环，使用异或，置换，代换，移位操作四种基本运算。
2022-04-08 16:45:19
11KB
1
des算法 DES DES加密 DES解密des算法 DES DES加密 DES解密des算法 DES DES加密 DES解密
2022-04-07 22:54:17
21KB
1
、实验原理
信息加密根据采用的密钥类型可以划分为对称密码算法和非对称密码算法。对称密码算法是指加密系统的加密密钥和解密密钥相同，或者虽然不同，但是可以从其中任意一个推导出另一个，更形象的说就是用同一把钥匙开锁和解锁。在对称密码算法的发展历史中曾出现过多种优秀的算法，包括DES、3DES、AES等。下面我们以DES算法为例介绍对称密码算法的实现机制。
2022-04-07 10:57:52
318KB
1
讨论了一种基于现场可编程门阵列（FPGA）的数据加密标准算法实现。采取资源优先方案，在轮函数内部设置3级流水线，提高了整体处理速度；在FPGA上实现密钥轮函数和密钥变换函数，减少了相邻流水线级间的逻辑复杂度；采用ROM实现了S盒的变换功能，减少了程序对编译器的依赖性。本方法代码效率高，占用系统资源少，极大地提高了算法的整体性能，其设计已经在xilinx XC2S100e芯片上得到了实现。
2022-04-06 20:10:10
3.03MB
1
介绍了DES算法原理，详细分析了子密钥生成、S盒和轮函数的设计。将DES算法采用资源优先方案，在轮函数内部设置流水线架构，提高了整体处理速度；简化子密钥与原始密钥的生成关系，实现子密钥在迭代过程的动态分发；利用双重case语句实现S盒的变换功能，加快算法执行速度。运用硬件描述语言Verilog,采用自顶向下的设计思想,在FPGA平台上实现了改进DES算法的功能。
2022-04-06 20:06:16
231KB
1
本设计首先用硬件描述语言（VHDL）进行DES（数据加密标准）、3DES（三重DES）算法编码和系统设计，然后采用FPGA来具体实现。采用FPGA设计灵活，可对芯片内部单元进行配置，可以缩短设计周期和开发时间，同时经过优化可以达到较高的性能。另外有多种EDA开发软件支持FPGA的设计，在本设计中采用了EDA综合工具Synplify和Altera公司的Quartus II 7.2开发软件。
2022-04-06 19:55:03
137KB
1