PID算法控制电机速度，FPGA双口RAM通信

vti7064,SPI接口的的RAM存储器芯片文档，适合需要暂存大量数据的，脚位要求少的应用

参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。 对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。 （1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据； （2）实现一条JRS指令，以便在符号标志位S=1时跳转。需要改写ID段的控制信息，并改写IF段； （3）实现一条CMPJ DR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset； （4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中； （5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器； （6）探索5段流水带cache的CPU的设计。

1,实现双口RAM，完全掌握调用IP核的流程; 2,深入了解RAM，模拟1450字节数据，然后写入RAM，完成测试； 3,完成RAM读写测试，数据“顺序”输出。

DSP28335片内FLASH程序搬运到RAM中运行的方法，目的为了加快指令运算速度，两种不同的方法，一是将所有代码均搬运到RAM中运行，适合小工程项目，不必考虑各个函数功能；二是将必要的部分代码或函数搬运至RAM运行，适合代码量大的工程，两种方法均都详细介绍，DSP编程者必须掌握的技术！

AT89C52扩展外部双口RAM(IDT7132) 程序很简单，相信大家一看就明白啊

LPM_ROM和LPM_RAM设计 一 实验目的 掌握FPGA中LPM_ROM的设置： 1 作为只读寄存器ROM的工作特性和配置方法； 2 学习将程序代码或数据以MIF格式文件加载于LPM_ROM中； 掌握lpm_ram_dp的参数设置和使用方法： 1 掌握lpm_ram_dp作为随即存储器RAM的设置； 2 掌握lpm_ram_dp的工作特性和读写方法； 3 掌握lpm_ram_dp的仿真测试方法。 二 实验要求 1 LPM_ROM定制和测试 LPM_ROM的参数设置： LPM_ROM中数据的写入，即初始化文件的编写； LPM_ROM的实际应用，在GW48实验台上用N0.0电路模式测试。 2 LPM_RAM定制和测试 LPM_RAM的参数设置； LPM_RAM的实际应用，在GW48实验台上用N0.0电路模式测试。 三 实验原理 用户可编程硬件FPGA芯片设计，有许多可调用参数化库模块LPM（Library Parameterized Modules）,课直接调用设置，利用嵌入式阵列块EAB（Embed Array Block）构成lpm_ROM，lpm_RAM等各种存储器结构。 Lpm_ROM有5组信号： 地执信号address[]； 数据信号q[]; 时钟信号inclock、outclock; 允许信号memenable. 其参数是可以设定的。由于ROM是只读寄存器，它的数据口试单向的输出端口，数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。 Lpm_ram_dq的输入/输出信号如下： 地址信号 address[]; RAM_dqo的存储单元地址； 数据输入信号DATA[] RAM_dqo的数据输入端； 数据输出信号Q[]； RAM_dqo的数据输出端； 时钟信号CLK; 读/写时钟脉冲信号； 读写信号W/R 读/写控制信号端 数据从总线端口DATA[]输入。丹输入数据和地址准备好以后，由于在inclock上的信号是地址锁存时钟，当信号上升沿到来时，地址被锁存，于是数据被写入存储单元。数据的读出控制是从A[]输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q[]输出。W/R为读/写控制端，低电平时进行读操作，高电平时进行写操作； 四 实验步骤

本资源结合自己的项目实践，从硬件和软件的角度详细的总结了DSP（2812）外扩Ram技术，及如果不外扩RAM，如何将不同的RAM区借助某种技巧连成一个整体，程序太大有了最佳的解决方案，充分的利用了DSP的内部资源，值得参考！！

KEIL中如何让程序在 RAM 中运行的示例程序...............................

本文详细介绍了JLINK工具的用法，以及KEIL环境下配置配置J-Link在RAM中调试的方法