利用ffmepg开发的会议系统，目前完成了音视频的拉流，最大支持9路，为可执行文件qt5.12开发的 32位版本
2022-07-14 09:10:54
40.87MB
1
利用vlc开发的会议系统，目前完成了音视频的拉流，最大支持9路，为源码，qt5.12开发的 编译通过后需要将动态链接库拷进去，动态链接库可以看博客里可执行程序里去拷贝。部分bug未修复，只需要添加几个判断就可以修复了。
2022-07-14 09:10:53
2.72MB
利用ffmepg开发的会议系统，目前完成了音视频的拉流，最大支持9路，为源码，qt5.12开发的 编译通过后需要将动态链接库拷进去，动态链接库可以看博客里可执行程序里去拷贝。
2022-07-14 09:10:52
8.73MB
降价
Markdown解析器做对了。 快速且易于扩展。
遵循+添加语法扩展和语法（URL自动链接，印刷者）。
可配置语法！ 您可以添加新规则，甚至替换现有规则。
高速。
默认为。
npm上由社区编写的和。
表中的内容
安装
node.js ：
npm install markdown-it --save
浏览器（CDN）：
用法示例
也可以看看：
-有关更多信息和示例。
-适用于插件编写者。
简单
// node.js, "classic" way:
var MarkdownIt = require ( 'markdown-it' ) ,
md = new MarkdownIt ( ) ;
var result = md . render ( '# markdown-it rulezz!' ) ;
// node.js, the same, but with sugar:
var md = require ( 'markdown-it' ) ( ) ;
var result = md . render ( '# markdown-it rulezz!'
2022-07-11 11:18:18
302KB
1
一、设计说明
1.处理器应实现MIPS-Lite2指令集。
a)MIPS-Lite2＝{MIPS-Lite1，lb，sb}。
b)MIPS-Lite1＝{addu，subu，ori，lw，sw，beq，j，lui，addi，addiu，slt，jal，jr }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为多周期设计。
二、设计要求
3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。
a)数据通路应至少包括如下module：PC(程序计数器)、NPC(NextPC 计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、 DM(数据存储器)等。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024) ，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite2。
b)鼓励你从数据通路的功能合理划分的角
2022-07-10 19:01:01
154KB
Project2 VerilogHDL完成MIPS微系统开发(支持设备与中断)
一、设计说明
1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。
2.MIPS处理器应实现MIPS-Lite3指令集。
a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。
b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
3.MIPS处理器为多周期设计。
4.MIPS 微系统支持定时器硬件中断。
二、系统桥与设备
5.为了支持设备，MIPS 微系统需要配置系统桥。
a)需要支持 3 个设备，即定时器、32位输入设备、32 位输出设备。
b)定时器的设计规范请参看《定时器设计规范.docx》。三、中断机制
6. 为了支持异常和中断，处理器必须实现 0 号协处理器(CP0)。为此，必须实现的CP0寄存器包括：SR、CAUSE、EPC、PrID。关于这几个寄存器，请大家
2022-07-10 19:00:59
160KB
Logisim完成单周期处理器开发
一、设计说明
1.处理器应支持的指令集MIPS-Lite：addu，subu，ori，lw，sw，beq，lui，j。
a)addu，subu可以不支持实现溢出。
2.处理器为单周期设计。
二、设计要求
3.顶层设计视图包括如Figure1所示的部件，即Controller(控制器)、IFU(取指令单元)、GPR(通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、DM(数据存储器)、EXT(扩展单元)、多路选择器及splitter。
a)顶层设计视图的顶层有效驱动信号包括且仅包括：clk、reset。
b)提示：图中的其他字符均不是端口信号。
2022-07-10 19:00:57
482KB