用verilog实现的冒泡排序算法,源码,可综合,无警告,有仿真,有截图,有状态机,完全可用。 非常值得大家借鉴
2019-12-21 20:08:13 2.07MB verilog FPGA学习 实践 实用
1
内含RS(7,3)编码,(255,223)编码,(255.247)编码译码,均为veilogFPGA程序可仿真。为自己学习过程中参考的一些资料。
2019-12-21 20:03:29 1.92MB RS编码 RS译码 verilog FPGA
1
非常非常难得,可以说网上都没有;这是我花了非常大的力气找到的,MP3的verilog硬件实现_完整工程;可以在ISE综合生成下载文件。还有说明文档。
2019-12-21 19:58:40 4.32MB MP3 verilog FPGA xilinx
1
fpga纯组合逻辑计算CRC16、一个时钟计算出结果。语言verilog
2019-12-21 19:57:41 994B CRC16 verilog FPGA
1
matlab程序,产生正弦波波形,作为数字滤波的源值。输出文件为txt格式数据。
2019-12-21 19:50:57 494B matlab Verilog FPGA
1
FPGA开发板Verilog例程(基础+进阶)入门到比较深入学习的都有了
2019-12-21 19:47:06 16.62MB Verilog FPGA 例程 进阶
1
串行结构FIR滤波器的Verilog HDL代码,Vivado工程,含testbench与仿真,仿真结果优秀;具体说明可参考本人博客。CSDN博客搜索:FPGADesigner
2019-12-21 19:45:28 2.25MB Verilog FPGA Vivado FIR
1
FPGA 波形发生器 ,可以产生正弦波,三角波,方波,锯齿波,modelsim仿真,可以调节波形频率,幅值。
2019-12-21 19:39:09 3.19MB 波形发生器 verilog FPGA
1
FPGA与SOPC设计教程:DE2实践扫描版, 附带光盘链接。 里面有详细的案例代码,从简单到复杂。
2019-12-21 19:38:52 43.32MB verilog FPGA altera
1
该程序是使用Verilog编写的SPI接口程序,同时可被VHDL调用,程序已经封装好,只需要将SPI接口引脚分配好,将所需传输的数据放入“senddata”中即可,同时提供了仿真时序图便于理解
2019-12-21 19:36:47 425KB Verilog FPGA
1