在Cadence平台中,用Verilog-A产生正弦抖动的时钟。用于SerDes接收机抖动容限的仿真。
2023-03-09 22:47:15 10KB Jitter lovefck verilog-A sinusoidaljitter
1
lcd 12864 无字库的 液晶显示verilog
2023-03-09 19:02:31 1.09MB 液晶显示verilog 12864 无字库的
1
用于Verilog代码中模块的例化,可直接先将module部分转换成例化后的语句,并且实现代码对齐。使用MATALB2019a的APPdesigner编写
2023-03-08 22:29:53 52KB FPGA开发小工具
1
使用case展开的sha256 fpga实现,简单易懂。仿真时,只需要将拼凑好的数据输入即可。
2023-03-08 15:57:11 13KB SHA256 fpga 展开 verilog
1
IEEE Standard for SV 1800-2012
2023-03-08 15:44:03 6.66MB SV
1
通过XADC获取FPGA核温,已在K7325T验证成功,附件为工程源代码,可直接使用。
2023-03-07 22:02:50 35.23MB XADC verilog
1
sdram 控制器,能时序仿真,有很强实用性,第一次上传文件,希望对大家有用
2023-03-07 14:54:27 1.19MB verilog
1
Matlab代码verilog 机械臂PRM Klampt_Robotic_Arm_Script Klampt的Python脚本(杜克大学的机器人模拟器平台) Matlab_RA_Script 一些fk&ik的matlab脚本 PRM-RA-Academic(私人) 科技论文<基于FPGA的实时机器人运动计划的设计与实现>(ICIST-2019) 毕业设计 PPT PRM-RA-PL(私人) Verilog中机械臂驱动程序的可编程逻辑 PRMC代码 机械臂驱动程序的C代码 概率路线图方法的C代码 PRM_RA_PCB 机械臂的硬件 Verilog_RA_Script 在Verilog中实现碰撞检测 文件
2023-03-07 13:15:20 13.93MB 系统开源
1
原资料:The Designer’s Guide to Verilog-AMS英文版,资源是翻译过的中文版
2023-03-07 10:33:05 7.44MB Verilog 模拟仿真 集成电路
1