本书是教育部面向21世纪“电工电子系列课程教学内容与课程体系的研究与实践”等教改项目的综合研究成果，是“面向21世纪课程教材”。 本书将数字电路基本内容与计算机硬件结构有机地结合在一起。0—3章主要介绍数字和编码、逻辑函数、组合逻辑电路与时序逻辑电路的分析和设计，对那些只对小规模电路设计有效的概念和方法做了大幅度的削减，并适当引进与H刀应用和现代逻辑设计有关的新概念、新方法，如VHDL、逻辑仿真等，由于未涉及器件内部电路，故可在模拟电子线路前开设；第4—7章为“算术运算电路”、“存储器”、“终端、总线与接口(含A/D和D/A转换)、19制单元(含自顶向下的数字系统设计)”，介绍各部分的基本工作原理和用数字电路实现的方法，对计算机的介绍着眼于指令的执行，为微机原理等课程提供必要的基础知识，因不涉及具体机器和程序，较通俗易懂；第8章简述关于计算机的一些新思路，第9章则从较新的角度介绍开关电路、逻辑门和张弛振荡器，以适应不同教学体系的需要。 本书注重工程概念和思维方法，全书插图500余幅，每章附有“总结”。书后有习题460余道，深浅各异，供不同要求的读者选择。附录包括逻辑电路单元图形符号(国标)、VHDL简明教程和英汉名词术语对照。 本书可作为高等学校电气信息、电子信息专业的“计算机结构与逻辑设计”、“数字电子技术”等课程的教材，也可供本学科和其他学科工程技术人员参考。

简单的数字电路三分频，占空比50%设计

安徽大学研究生入学考试_数字电路与逻辑设计_真题（00-10年），可以看看。。。

数字电路与逻辑设计邹虹版课后习题答案 数字电路与逻辑设计邹虹版课后习题答案 数字电路与逻辑设计邹虹版课后习题答案

东南大学《计算机结构与逻辑设计》07-13年历年期末考试试卷（部分含答案）

大学生《数字电路与逻辑设计》期末6套复习题（含答案）.

华南农业大学《数字电路与逻辑设计》历年多套期末考试试卷

华南农业大学《数字电路与逻辑设计》历年期末考试试卷（含答案）

时序逻辑与组合逻辑描述方式，Verilog HDL，Vivado仿真。

数字逻辑之数字时钟课程设计 设计要求 1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。  2、可手动校正时、分时间和日期值，时间以24小时为一个周期，有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 3、计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号由晶振电路产生1HZ标准的信号，分、秒为六十进制计数器，时为二十四进制计数器。