搜索【基于verilog的】的结果

基于Verilog的VGA显示汉字字符的例子以及 vga资料

这是本人自己写的程序，加上注释，与大家分享，虽然平台是Xilinx，但是放在quartus 里面一样能用啊！你了解的！！！

2019-12-21 19:50:21 1.29MB 基于Verilog的VGA显示 汉字字符 的例子

1

基于Verilog+HDL的通信系统设计@

基于Verilog+HDL的通信系统设计@，需要的下载，有参考价值

2019-12-21 19:43:26 19.26MB verilog

1

基于verilog的数字频率计代码仿真和报告

2019-12-21 19:40:14 412KB 数字频率计

1

基于verilog 的图像采集系统

FPGA 图像采集，采用verilog hdl硬件描述语言设计

2019-12-21 19:39:22 29KB FPGA 图像采集

1

基于verilog的交通灯设计

该代码是基于basys2的开发板，可以直接下载运行，其他开发板只需修改管脚即可使用。

2019-12-21 19:32:46 3.43MB FPG 交通

1

基于verilog的打地鼠设计

本系统采用Basys2板为控制主板，用ps2键盘控制打地鼠，VGA显示开机画面，地鼠的出现和等级，失败和胜利画面。每个难度级别对应不同背景音乐，用蜂鸣器播放。用数码管显示当前的分数、命数，并记录最高分。可以直接下板使用。

2019-12-21 19:32:46 21.38MB FPG 打死鼠游

1

基于verilog的多周期CPU设计

本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。将这些单元连城数据通路，再结合控制单元合成CPU下板验证。并基于该cpu完成了串口收发数据的驱动，并下板测试，功能正确。该代码是基于EP4CE10F17C8开发板的，可直接下板，其他开发板只需稍做改变即可用

2019-12-21 19:32:46 13.13MB FPG 多周串

1

基于verilog HDL的存储器测试模块源码

2019-12-21 19:31:39 3KB verilog HDL 存储器测试

1

基于verilog的带fifo的串口设计

使用verilog开发的带fifo的串口，波特率115200,8,n,1，已在fpga上验证通过。

2019-12-21 19:31:24 17.03MB verilog uart usart fpga

1

基于verilog的步进电机驱动

基于verilog的步进电机驱动，采用分频法

2019-12-21 19:27:45 925B fpga 步进电机驱动

1

个人信息

热门下载

最新下载

其他资源