本系统采用Basys2板为控制主板,用ps2键盘控制打地鼠,VGA显示开机画面,地鼠的出现和等级,失败和胜利画面。每个难度级别对应不同背景音乐,用蜂鸣器播放。用数码管显示当前的分数、命数,并记录最高分。可以直接下板使用。
2019-12-21 19:32:46 21.38MB FPG 打死鼠游
1
本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。将这些单元连城数据通路,再结合控制单元合成CPU下板验证。并基于该cpu完成了串口收发数据的驱动,并下板测试,功能正确。该代码是基于EP4CE10F17C8开发板的,可直接下板,其他开发板只需稍做改变即可用
2019-12-21 19:32:46 13.13MB FPG 多周
1
基于verilog HDL的存储器测试模块源码
2019-12-21 19:31:39 3KB verilog HDL 存储器测试
1
使用verilog开发的带fifo的串口,波特率115200,8,n,1,已在fpga上验证通过。
2019-12-21 19:31:24 17.03MB verilog uart usart fpga
1
基于verilog的步进电机驱动,采用分频法
2019-12-21 19:27:45 925B fpga 步进电机驱动
1
基于verilog的串口通信实现,串口通信简介和原理讲解。
2019-12-21 19:27:19 137KB FPGA UART
1
基于verilog语言实现的SDRAM控制器设计(含源代码)
2019-12-21 19:24:04 4.14MB SDRAM控制器 verilog FPGA
1
两种跑马灯源代码,第一种比较符合思维方法;第二种比较精简。都是初学者写的,所以比较适合初学者看。
2019-12-21 19:23:12 24KB 跑马灯 eda 源码
1
用cpld实现m序列的fsk调制,调制信号的1码对应于频率为f1的正弦波,0码对应于频率为f2的正弦波,最后将两种频率的正弦波拼接后输出。
2019-12-21 18:57:41 161KB verilog
1
一个电梯系统的课程设计,用verilog语言编写,包含基本的电梯运行逻辑,能够使用
2019-12-21 18:56:11 499KB FPGA verilog 电梯系统
1