DDR3数据传输速率已经达到1600Mbps以上,设计采用fly-by拓扑结构,但是在使用的过程中我们需要注意一些问题,否则会带来严重的信号完整性和时序问题
2021-06-04 14:07:21 648KB 拓扑结构
1
关于DDR在FPGA管脚配置的文件,这里单独上传,留待查用,如果直接使用,建议查看原理图。
2021-06-04 14:00:27 15KB FPGA PL端的DDR3 DDR3.UCF ZYNQ
1
DDR3 JEDEC 官方标准文档 JESD79FJESD79-3F,Jedec组织对于DDR3 SDRAM的标准要求和定义
2021-06-03 10:19:20 10.8MB DDR
1
完成OV5640的视频采集,通过DDR3芯片缓存图像,然后通过VGA将视频图像传输到PC进行显示。Xilinx ISE14.7调试成功
2021-05-31 16:14:45 27.61MB FPGA DDR3 OV5640
1
core_ddr3_controller-master ddr3控制器
2021-05-28 18:01:20 111KB ddr3 verilog systemverilog
1
基于FPGA的DDR3 SDRAM控制器用户接口设计
2021-05-26 16:43:45 357KB DDR3
1
基于FPGA的DDR3 SDRAM控制器设计及实现(1)
2021-05-26 16:38:21 549KB FPGA DDR3
1
4G ddr3 数据手册。西安紫光,国产DDR3。资源很好。欢迎下载. 含有描述器件布局结构。读取时序。命令码,真值表等信息。
2021-05-26 08:56:29 1.38MB ddr3
1
DDR3初始化计算工具,适合DSP、FPGA平台使用DDR3的开发人员计算相关参数
2021-05-25 18:00:36 60KB DSP/FPGA开发
1
ddr3 的datasheet,开发用到ddr3时候时候总归要看看
2021-05-25 11:05:35 8.14MB ddr3 sdram
1