瑞芯微RK3288核心板官方参考设计资料（包括Cadence allegro LPDDR2 DDR3设计原理图+PCB+硬件设计说明文档）：
K3PE7E00QM-BGC2_216F_12x12_R10.pdf
RK3288-DDR3P416SD6-V13-20140619HJH
RK3288-DDR3P416SS6-V12-20140619HJH
RK3288-LPDDR2AP232SD6-V12-20140619LGL
RK3288-LPDDR2AP232SD6-V22-20140620LGL
RK3288-LPDDR2BP132SD6-V10-20140821LJ
RK3288-LPDDR2BP132SD6-V10-20140821LJ.rar
RK3288-LPDDR2CP132SS6-V15-20140623HJH
RK3288-LPDDR3P232SD6-V12-20140623HXS
RK3288-LPDDR3P232SD6-V22-20140623J
SDK模板列表_RK3288(更新至20140922).xls
SEC_K3PE0E00_Datasheet_Ver.1.00.00_Final for Common.pdf
2021-06-28 21:03:23
15.64MB
最新版本，无毒无捆绑插件，360可能会误报错误，不要理会即可，本人是花钱买的版本，现免费分享给大家！
2021-06-27 21:02:12
5.87MB
1
全志H3+DDR3 16bitX2 CADENCEN设计硬件原理图+PCB文件
2021-06-26 18:03:27
1.57MB
DDR3开发必备，内容由标准的英文版本翻译而来，对开发DDR3 DRAM的开发者由很大的帮助。DDR3属于SDRAM家族的存储器产bai品，提供相较于DDR2 SDRAM更高的运行性能与更低的du电压，是DDR2 SDRAM（四倍数据率同步动态随机存取存储器）的后继者（增加至八倍）。
2021-06-20 21:06:56
6.08MB
1
内含全志 H3 H5 配套DDR EMMC 数据手册及原理图库 PCB库 emmc：KLM8G1WEPD-B031
ddr H5TC8G63CMR-PBA K4B8G1646Q-Samsung
2021-06-19 21:22:38
14.34MB
1
Xilinx官方文档，讲的是UltraScale系列FPGA的存储器IPcore。主要有DDR3/DDR4,LPDDR3,QDR等存储器接口控制协议IPcore，相似于老版本vivado或ISE的MIG(Memory Interface Generator)，此文档的IPcore讲的IPcore本质上也是MIG
2021-06-10 10:50:32
30.16MB
1
为了解决视频图形显示系统中多个端口访问DDR3的数据存储冲突，设计并实现了基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成DDR3控制器，只需通过用户接口信号就能完成DDR3读写操作。DDR3用户接口仲裁控制模块将中断请求分成多个子请求，实现视频中断和图形中断的并行处理。帧地址控制模块确保当前输出帧输出的是最新写满的帧。
2021-06-04 20:56:59
90KB
1