TS201+Stratix是一种越来越流行于数字信号处理的架构。在Stratix中编写时钟分频模块、数据接收通道和数据发送通道来组建UART，不但为TS201扩展了串行通信功能，而且节约了电路板的空间，充分体现了Stratix器件资源丰富、可扩展性强的优点。实际应用表明，此设计在串行数据的接收和发送方面工作稳定可靠。
2021-02-01 11:17:00
1002KB
1
本文通过使用VHDL语言对FPGA进行编程实现了某天线选通电路的设计，设计输出了8路打通天线振子的脉冲信号，且打通脉冲信号的有效电平严格依次出现，满足了系统原理对电路功能的要求，并在电路设计过程中利用Quartus II软件对天线选通电路进行了前期的功能仿真。
2021-01-29 14:11:15
1.01MB
1
本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计，包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。
2020-11-18 15:15:01
535KB
1
分频系数较大的2N分频电路需要采用标准计数器来实现，此处的方法是直接将计数器的相应位赋给分频电路的输出信号即可实现分频功能。采用这个方法的好处是：一是不需要定义中间信号，设计简单，节约资源；二是可以避免毛刺现象的发生，从而避免了逻辑错误产生的可能性。
采用VHDL和Verilog两种语言实现的2分频、4分频和8分频。
Verilog实现方法，给出了测试文件和仿真波形。
2020-05-05 22:21:36
30KB
1
这是光通信中PPM调制方式中的时钟分频程序，此程序使用Verilog语言编程，并且编译成功，希望对大家有所帮助
2019-12-21 21:55:31
383KB
1
（1）利用硬件描述语言设计分频器模块和七段显示码模块；
（2）学习数码管驱动芯片74HC595的时序，请同学根据时序写出VHDL代码；
（3）设计数据产生模块，每秒输出数字加1；
（4）设计顶层文件，驱动数码管模块，使（3）产生数据显示在数码管上。
2019-12-21 21:49:39
809KB
1