搜索【（verilog语言）】的结果

8位乘法器,用verilog语言编写

用verilog语言编写的8位乘法器，完成了8位二进制的整数乘法，供大家参考

2019-12-21 21:05:16 618KB 乘法器，verilog

1

数字电路实验自己选的大作业基本功能：数码管显示当前余额投入五角的硬币和一元的硬币有三种饮料：可乐2元，茶3元，牛奶3.5元，每种饮料初始存货有限，共有5瓶。并且能用LED灯看出饮料的存货剩余。当没有存货时，当前饮料对应的灯灭。当购买相应饮料时，数码管显示购买后的余额。当饮料存货不足但仍点击购买时，数码管闪烁“FFF.F”2秒左右，不再购买点击确定键可以看到当前余额。当余额不足时：数码管闪烁当前饮料的价格2秒左右，不再购买点击确定键可以看到当前余额。找零功能：找零时，先显示当前余额，再次点击数码管显示余额为0；

2019-12-21 20:54:03 680KB verilo basys2 fpga 自动售货机

1

fpga实现基于verilog语言的4fsk调制解调

设计一个基于开发板的通信系统，要求在给定的开发板DE10-Lite上，完成以下任务： 1）完成数模转换、四进制调制解调（fsk）； 2）载波是正弦波，频率硬件可调。

2019-12-21 20:50:44 9.81MB fpga verilog fsk 调制解调

1

verilog语言的HDMI模块

基于Verilog语言的HDMI控制模块，实现HDMI的时序控制，可以直接作为子模块调用

2019-12-21 20:48:35 54.08MB FPGA VERILOG HDMI

1

qpsk调制解调fpga实现的非常完整工程，Verilog语言编写

这是一个非常完整的qpsk调制解调用fpga实现的工程，在工程中已经能够正常使用，使用的quartus ii 开发，使用Verilog语言，文件中还包含了各种滤波器的系数文件，还有matlab仿真文件，整个工程包含从串并变换，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位定时，判决，整个完整的过程,

2019-12-21 20:45:55 12.86MB qpsk调制解调 Verilog

1

FPGA中Verilog语言实现生成三角波

使用Verilog编程实现FPGA生成三角波，可以用作PWM信号的载波信号，开发工具是quartus II 11

2019-12-21 20:45:06 5.21MB FPGA Verilog 生成三角波 PWM载波信号

1

FPGA（UART），基于QUARTusII环境，verilog语言编写，

本人自己编写的FPGA异步串口通信模块（UART），基于QUARTusII环境，verilog语言编写，包含仿真和全部程序及说明，验证通过，具有很好的稳定性和参考价值！

2019-12-21 20:41:03 2.16MB FPGA UART

1

基于FPGA-VERILOG语言的DS18B20温度检测带上位机UART串口控制

基于FPGA-VERILOG语言的DS18B20温度检测，电脑串口可控制：开关数码管、开关温度转换、设置温度报警范围、开关温度报警、上传当前测量的温度值（转换前与转换后），另外不用串口控制也可以用六位数码管直接显示当前温度值

2019-12-21 20:39:18 16.05MB FPGA Verilog DS18B20 uart

1

Verilog语言生成正弦波

Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波

2019-12-21 20:38:14 5.68MB Verilog 正弦波 dds FPGA

1

verilog语言实现电子琴

用verilog语言实现电子琴，输出接蜂鸣器或扬声器，顶层模块调用音调模块、音符模块、分频模块。演奏的乐曲为致爱丽丝（献给爱丽丝）。乐曲的乐谱及其每个音符对应的节拍长度保存在两个txt 文本中

2019-12-21 20:37:04 4KB verilog FPGA 电子琴 致爱丽丝

1

个人信息

热门下载

最新下载

其他资源