有组合电路的实现,也有时序电路的实现,还有实验报告
2021-06-14 09:03:00 1.2MB 计算机组成结构
1
高频电子线路-模拟乘法器调幅电路(内含完整电路原理图)
2021-06-09 15:47:49 1.19MB 高频电子线路 模拟乘法器调幅电路
1
数字电路-四位二进制乘法器课程设计报告完整版!!可以直接用的。
2021-06-09 10:45:45 281KB 二进制乘法器 数字电路
1
AD633四象限乘法器中文的数据手册,网上许多都是英文的dataseet,不好理解。这里提供中文的数据手册,方便大家使用AD633乘法器芯片
2021-06-06 22:55:29 1.98MB 乘法器 混频器
1
1 MLT04的结构功能和主要特点 在高频电子线路中,振幅调制、同步检波、混频、倍频、鉴频等调制与解调的过程均可视为两个信号相乘的过程,而集成模拟乘法器正是实现两个模拟量电压或电流相乘的电子器件。采用集成模拟乘法器实现上述功能比用分立器件要简单得多,而且性能优越,因此集成模拟乘法器在无线通信、广播电视等方面应用较为广泛。在目前的乘法器中,单通道器件(如MOTOROLA的MC1496)无法实现多通道的复杂运算;二象限器件(如ADI公司的AD539)又会使负信号的应用受到限制。而ADI公司的 MLT04则是一款完全四通道四象限电压输出模拟乘法器,这种完全乘法器克服了以上器件的诸多不足之处,适
1
verilog源程序,两种伽罗华域乘法器实现的源代码。
2021-06-04 08:47:56 2KB 伽罗华域 乘法器
1
FPGA 四位并行乘法器,QuartusII软件运行成功。
2021-05-30 15:10:46 564KB FPGA
1
从被乘数的最低位开始判断,若为1,则乘数左移i(i=0,1...(WIDTH-1))位后,与上一次和相加;若为0,则乘数左移i位后,以0相加。直至被乘数的最高位。
2021-05-29 21:32:48 485B 移位相加
1
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言 。 VHDL和Verilog作为IEEE的工业标准硬件描述语言,得到众多EDA公司支持,在电子工程领域,已成为事实上的通用硬件描述语言。
2021-05-29 14:16:02 27KB 4位乘法器 VHDL程序 文章 硬件设计
1
计算机组成原理--5位无符号阵列乘法器设计
2021-05-29 14:02:26 491KB 计算机组成原理
1