基于verilog编程实现的2048点FFT实现不使用IP核,
2023-04-22 21:30:11 65KB tcp/ip 综合资源 fpga开发 网络协议
北京航空航天大学出版社出版的Verilog 数字系统设计(第二版)的课后题答案 重点 练习 课件
2023-04-22 16:17:24 417KB Verilog 数字系统设计 夏宇闻 PPT
1
verilog语言写的七段译码器的实验,尽管代码挺简洁的,但用处很大,对学习数字逻辑电路的同学很有帮助。
2023-04-21 19:20:41 301KB 七段译码器、verilog语言
1
spi master or slave verilog rtl code,include simulation environment
2023-04-19 23:15:13 4KB spi verilog
1
1.设计制作一个自动售货机控制系统。 2.该系统能完成货物信息存储,进程控制,硬币处理,余额计算,显示等功能。 3 该系统可以管理四种货物,每种的数量和单价在初始化时输入,在存储器中存储。用户可以用硬币进行购物,按键进行选择。 4 系统根据用户输入的货币,判断钱币是否够,钱币足够则根据顾客的要求自动售货,钱币不够则给出提示并退出。 5 系统自动的计算出应找钱币余额、库存数量并显示。 数码管显示,默认显示四种商品库存;购买状态,左边第一位数码管显示商品编号、第二三位数码管显示商品的单价、第四位数码管显示商品的剩余库存、第五六位数码管显示找零的钱币,每个部分用数码管的dp点分隔开。正点原子开拓者V1工程,有单独的源程序文件和仿真文件
2023-04-18 22:22:58 7.92MB 基于FPGA自动售货机 Verilog
1
VERILOG入门教程
2023-04-18 17:54:08 6.22MB VERILOG入门教程
1
Verilog多周期CPU设计文档CPU设计方案综述总体设计概述使用Verilog开发一个简单的多周期CPU,总体概述如下:此CPU为32位CPU此CPU为多周
2023-04-18 15:13:11 158KB doc文档
1
FPGA XC7A35T驱动程序,Verilog HDL实现。 项目代码可直接编译运行~
2023-04-17 10:50:05 1.62MB FPGA XC7A35T VerilogHDL 驱动程序
关于BCH的编码器和译码器,可实现16位,32位,64位,128位的编码和译码纠错,2位纠错,Verilog实现
2023-04-16 17:25:15 1.05MB bch_verilog verilog_bch bch__verilog bch_译码
costas环verilog实现,包含完整的verilog代码
2023-04-16 14:35:42 5KB costas环 verilog costas
1