山东大学计算机组成课程设计的第一个实验：微程序控制的运算器设计。压缩包里包含了本实验的Quartus || 8.1项目，直接导入运行就行了。
2021-04-15 21:17:06
465KB
1
本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。
汉字字库存储芯片扩展实验
MIPS寄存器文件设计
MIPS RAM设计
全相联cache设计
直接相联cache设计
4路组相连cache设计
2021-04-14 20:56:14
1.13MB
1
华科计算机组成原理实验（详细注解） 运算器设计(HUST) Educoder平台 Logisim环境对应的circ文件： https://blog.csdn.net/Spidy_harker/article/details/106291343
2021-04-13 18:58:21
708KB
1
代码包含：
8位可控加减法电路设计
CLA182四位先行进位电路设计
4/16/32位快速加法器设计
5位无符号阵列乘法器设计
6位有符号补码阵列乘法器
乘法流水线设计
原码一位乘法器设计
补码一位乘法器设计
MIPS运算器设计
2021-04-10 23:49:43
46KB
1
本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容。
8位可控加减法电路设计
CLA182四位先行进位电路设计
4位快速加法器设计
16位快速加法器设计
32位快速加法器设计
5位无符号阵列乘法器设计
6位有符号补码阵列乘法器
乘法流水线设计
原码一位乘法器设计
补码一位乘法器设计
MIPS运算器设计
2021-04-03 22:30:33
680KB
1
头歌educoder计算机组成与结构实训作业运算器设计(HUST)解答，包括第1关：8位可控加减法电路设计，第2关：CLA182四位先行进位电路设计，第3关：4位快速加法器设计，第4关：16位快速加法器设计，第5关：32位快速加法器设计，第6关：5位无符号阵列乘法器设计，第7关：6位有符号补码阵列乘法器，第8关：乘法流水线设计，第9关：原码一位乘法器设计，第10关：补码一位乘法器设计，第11关：MIPS运算器设计
2021-04-02 22:03:02
469KB